一种带隙基准电压二阶补偿电路制造技术

本发明专利技术涉及一种带隙基准电压二阶补偿电路，属于集成电路设计领域，该补偿电路包括运算放大器OP1，双极晶体管Q1～Q4，电阻R1～R7；运算放大器OP1的正向输入端连接双极晶体管Q3的集电极，运算放大器OP1的反向输入端连接双极晶体管Q2的集电极，运算放大器OP1的输出端连接双极晶体管Q1的基极；双极晶体管Q1的集电极连接电源VDD，发射极分别通过电阻R1、电阻R2连接至运算放大器OP1的反向输入端和正向输入端；双极晶体管Q1的发射极还连接至双极晶体管Q4的基极；双极晶体管Q2的发射极通过电阻R4和电阻R5串联接地，双极晶体管Q3的发射极通过电阻R5接地；双极晶体管Q4的发射极经过电阻R7接地。本发明专利技术电路结构简单、设计复杂度低且成本低。

A two order compensation circuit for bandgap voltage reference

The invention relates to a bandgap reference voltage second-order compensation circuit, which belongs to the field of integrated circuit design. The compensation circuit comprises an operational amplifier OP1, a bipolar transistor Q1-Q4, and a resistor R1-R7; the forward input of an operational amplifier OP1 is connected with a collector of a bipolar transistor Q3; and the reverse input of an operational amplifier OP1 is connected with a bipolar. The collector of the transistor Q2 is connected to the base of the bipolar transistor Q1 at the output of the operational amplifier OP1; the collector of the bipolar transistor Q1 is connected to the power VDD, and the emitter is connected to the reverse input and the forward input of the operational amplifier OP1 through the resistor R1 and the resistor R2 respectively; the emitter of the bipolar transistor Q1 is also connected to the bipolar crystal. The base of tube Q4; emitter of bipolar transistor Q2 is grounded by resistance R4 and resistance R5 in series; emitter of bipolar transistor Q3 is grounded by resistance R5; emitter of bipolar transistor Q4 is grounded by resistance R7. The circuit is simple in structure, low in design complexity and low in cost.

【技术实现步骤摘要】
一种带隙基准电压二阶补偿电路
本专利技术属于集成电路设计领域，涉及一种带隙基准电压二阶补偿电路。
技术介绍
电压基准电路是集成电路的基础模块，为集成电路中其他模块提供基准电压。带隙基准电路因其高精度、高稳定性等优点，成为使用最广泛的一种电压基准电路。传统带隙基准电路采用一阶补偿的方式，其输出电压能够达到20～100ppm/℃的温度系数，如果要进一步降低温度系数，那么必须考虑进行二阶补偿。现有的一种二阶补偿电路原理为在传统带隙基准电路的基础上增加非线性修正项。这就要先产生一个非线性的电流INL，如图1所示，该电流的产生比较复杂，需要使用较多的器件，占用较大的芯片面积。此外，较多的电流支路也增加了电路的功耗。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种带隙基准电压二阶补偿电路，精简电路结构、降低功耗。为达到上述目的，本专利技术提供如下技术方案：一种带隙基准电压二阶补偿电路，该补偿电路包括运算放大器OP1，双极晶体管Q1～Q4，电阻R1～R7；所述运算放大器OP1的正向输入端连接双极晶体管Q3的集电极，运算放大器OP1的反向输入端连接双极晶体管Q2的集电极，运算放大器OP1的输出端连接双极晶体管Q1的基极；双极晶体管Q1的集电极连接电源VDD，发射极分别通过电阻R1、电阻R2连接至运算放大器OP1的反向输入端和正向输入端；双极晶体管Q1的发射极还通过电阻R3和电阻R6接地，所述双极晶体管Q2和双极晶体管Q3的基极相互连接后连接至电阻R3和电阻R6之间，所述双极晶体管Q1的发射极还连接至双极晶体管Q4的基极；所述双极晶体管Q2的发射极通过电阻R4和电阻R5串联接地，所述双极晶体管Q3的发射极通过电阻R5接地；所述双极晶体管Q4的发射极经过电阻R7接地。进一步，还包含双极晶体管Q5，MOS管M1、M2、M7，电阻R8、电阻R9和反相器I1、I2；双极晶体管Q4的集电极连接MOS管M1的栅极和漏极以及MOS管M2的栅极；MOS管M1、MOS管M2的源极均连接到电源VDD；MOS管M2的漏极通过电阻R8和电阻R9串联接地，MOS管M2的漏极还连接到双极晶体管Q5的基极；双极晶体管Q5的发射极接地，基极连接至所述MOS管M2的漏极，双极晶体管Q5的集电极连接至所述反相器I1的输入端；所述反相器I1的输出端连接至反相器I2的输入端，所述反相器I2的输出端连接至MOS管M7的栅极，MOS管M7的源极接地，漏极通过电阻R9接地。进一步，还包括MOS管M3，M4，M5，M6；所述MOS管M3的源极连接至VDD，MOS管M3的栅极与MOS管M4的栅极连接起来并连接至双极晶体管Q4的集电极，MOS管M3的漏极连接至MOS管M5的源极，所述MOS管M5的栅极连接至MOS管M6的栅极，MOS管M5的漏极通过电阻R5接地；MOS管M4的源极连接至VDD，MOS管M4的漏极连接MOS管M6的源极，MOS管M6的漏极连接至MOS管M6的栅极，MOS管M6的漏极还连接至反相器I1的输入端。本专利技术的有益效果在于：(1)本专利技术电路结构简单、设计复杂度低且成本较低；(2)本专利技术实施例中仅在已有过温保护电路的基础上增加一路低于25nA的电流，从而降低了电路的功耗。附图说明为了使本专利技术的目的、技术方案和有益效果更加清楚，本专利技术提供如下附图进行说明：图1为现有技术中的非线性电流组成结构示意图；图2为本专利技术电路图；图3为本专利技术实施例的带隙基准输出电压仿真结果图；图4为本专利技术实施例的二阶补偿电流仿真结果图。具体实施方式下面将结合附图，对本专利技术的优选实施例进行详细的描述。本专利技术提供了一种二阶补偿带隙基准电路，该电路包括：传统一阶补偿带隙基准电路、过温保护电路和二阶补偿电路。如图2所示，传统一阶补偿带隙基准电路，包括运算放大器OP1，双极晶体管Q1～Q3，电阻R1～R6。其中，OP1正向输入端连接Q3的集电极和R2的一端，OP1反向输入端连接Q2的集电极和R1的一端，OP1输出端连接Q1的基极；Q1的集电极连接电源VDD，发射极连接R1的另一端、R2的另一端、R3的一端以及过温保护电路双极晶体管Q4的基极；Q2的基极与Q3的基极相连，同时连接到R3的另一端、R6的一端以及二阶补偿电路中MOS晶体管M5的漏极，Q2的发射极连接R4的一端；Q3的发射极连接R4的另一端和R5的一端；R6的另一端和R5的另一端均连接到地。过温保护电路，包括双极晶体管Q4、Q5，MOS晶体管M1、M2、M4、M6、M7，电阻R7～R9，反相器I1、I2。其中，Q4的发射极连接R7的一端，集电极连接M1的栅极和漏极以及M2、M4的栅极，同时连接到二阶补偿电路中M3的栅极；R7的另一端连接到地；M1、M3、M4的源极均连接到电源VDD；M2的漏极连接到R8的一端和Q5的基极；M4的漏极连接M6的源极；R8的另一端连接到R9的一端相连和M7的漏极；Q5的集电极连接到M6的栅极和漏极、Q5的集电极、二阶补偿电路中M5的栅极以及I1的输入端；R9的另一端连接到地；M7的源极连接到地，栅极连接I2的输出端；I1的输出端连接I2的输入端。过温保护二阶补偿电路，包括MOS晶体管M3和M5。其中，M3的源极连接到电源VDD，漏极连接到M5的源极。本专利技术的工作原理如下：一阶补偿带隙基准电路中带隙基准输出电压VREF在Q1的发射极，电阻R1和R2阻值相同，Q2与Q3发射极面积之比为8:1，有其中，I5是流过M5的电流。过温保护电路中，当温度低于一定值T0时，Q5完全截止，无电流流过，因此M5也没有电流，此时VREF的表达式只有公式(1)中等号右边的前两项；当温度高于T0时，Q5的集电极电流随着其基极电压的增加而逐渐增加，M5中有电流流过，此时VREF的表达式就是公式(1)。因此VREF可以表示为：从公式(2)可以看出，当温度高于T0时，相当于在一阶带隙基准的基础上增加了一个随温度升高而增大的电压，使得输出电压VREF在高温时曲线上翘，达到二阶补偿的效果。图3所示为该带隙基准电路中输出电压随着温度变化的仿真实验结果，由图3可见，输出电压曲线呈现出二阶补偿后的特性，输出电压随温度的变化被有效地减小了。图4为该带隙基准电路中二阶补偿电流I5随着温度变化的仿真实验结果，由图4可见，I5在常温25℃下为0nA，高温125℃下为23.7nA，电流消耗非常小，从而大大降低了整个电路的功耗。本专利技术实施例提供的基准电压电路与现有技术相比，取得了如下进步：(1)本专利技术实施例中使用现有的过温保护电路来进行二阶补偿，因此电路结构简单、设计复杂度低且成本较低；(2)本专利技术实施例中仅在已有过温保护电路的基础上增加一路低于25nA的电流，从而降低了电路的功耗。最后说明的是，以上优选实施例仅用以说明专利技术的技术方案而非限制，尽管通过上述优选实施例已经对本专利技术进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本专利技术权利要求书所限定的范围。本文档来自技高网...

【技术保护点】
1.一种带隙基准电压二阶补偿电路，其特征在于：该补偿电路包括运算放大器OP1，双极晶体管Q1～Q4，电阻R1～R7；所述运算放大器OP1的正向输入端连接双极晶体管Q3的集电极，运算放大器OP1的反向输入端连接双极晶体管Q2的集电极，运算放大器OP1的输出端连接双极晶体管Q1的基极；双极晶体管Q1的集电极连接电源VDD，发射极分别通过电阻R1、电阻R2连接至运算放大器OP1的反向输入端和正向输入端；双极晶体管Q1的发射极还通过电阻R3和电阻R6接地，所述双极晶体管Q2和双极晶体管Q3的基极相互连接后连接至电阻R3和电阻R6之间，所述双极晶体管Q1的发射极还连接至双极晶体管Q4的基极；所述双极晶体管Q2的发射极通过电阻R4和电阻R5串联接地，所述双极晶体管Q3的发射极通过电阻R5接地；所述双极晶体管Q4的发射极经过电阻R7接地。

【技术特征摘要】
1.一种带隙基准电压二阶补偿电路，其特征在于：该补偿电路包括运算放大器OP1，双极晶体管Q1～Q4，电阻R1～R7；所述运算放大器OP1的正向输入端连接双极晶体管Q3的集电极，运算放大器OP1的反向输入端连接双极晶体管Q2的集电极，运算放大器OP1的输出端连接双极晶体管Q1的基极；双极晶体管Q1的集电极连接电源VDD，发射极分别通过电阻R1、电阻R2连接至运算放大器OP1的反向输入端和正向输入端；双极晶体管Q1的发射极还通过电阻R3和电阻R6接地，所述双极晶体管Q2和双极晶体管Q3的基极相互连接后连接至电阻R3和电阻R6之间，所述双极晶体管Q1的发射极还连接至双极晶体管Q4的基极；所述双极晶体管Q2的发射极通过电阻R4和电阻R5串联接地，所述双极晶体管Q3的发射极通过电阻R5接地；所述双极晶体管Q4的发射极经过电阻R7接地。2.根据权利要求1所述的一种带隙基准电压二阶补偿电路，其特征在于：还包含双极晶体管Q5，MOS管M1、M2、M7，电阻R8、电阻R9和反相器I1、I2；双极晶体管Q4的集电极连接MOS管M1的栅极和漏极以...

【专利技术属性】
技术研发人员：苟超，孙毛毛，梁盛铭，王菡，李鹏，罗凯，刘一杉，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50