包括多个平面的非易失性存储器件制造技术

包括多个平面的非易失性存储器件。一种非易失性存储器件包括：在基板上方沿第一方向布置的多条位线；设置在基板与多条位线之间并且包括沿与第一方向垂直的第二方向布置的多个平面的存储单元阵列；设置在基板与存储单元阵列之间的多个页面缓冲电路；设置在页面缓冲电路与存储单元阵列之间并且适于将多条位线与多个页面缓冲电路电联接的多个接触焊盘；以及设置在与多个接触焊盘相同的层处并且沿第二方向延伸的多条路由线，其中，多个接触焊盘被设置为分布成与沿第二方向布置的至少两条线交叠，并且多条路由线被形成为弯曲图案以在被设置为与不同的线交叠的接触焊盘之间穿过。

Nonvolatile storage devices including multiple planes

A nonvolatile memory device consisting of multiple planes. A nonvolatile memory piece includes a plurality of bit lines arranged in the first direction above the substrate; a storage unit array arranged between a substrate and a plurality of bit lines and a plurality of planes arranged along a second direction perpendicular to the first direction; a plurality of page buffer circuits between the substrate and the memory unit array; A plurality of contact welds set between the page buffer circuit and the memory unit array and suitable for connecting a plurality of bit lines to a plurality of page buffer circuits; and a plurality of route lines set at the same layer with a plurality of contact plates and extending along the second directions, wherein a plurality of contact plates are arranged to be distributed and along the third. At least two lines of two directions are overlapped, and multiple route lines are formed as a curved pattern to cross between the contact plates set up to overlap with different lines.

【技术实现步骤摘要】
包括多个平面的非易失性存储器件
各实施方式总体上涉及半导体存储器件，更具体地，涉及包括多个平面的非易失性存储器件。
技术介绍
半导体存储器件是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体实现的存储器件。半导体存储器件通常可分为易失性存储器件或非易失性存储器件。易失性存储器件是当电源中断时存储的数据被去除的存储器件。易失性存储器件的示例包括SRAM(静态随机存取存储器)、DRAM(动态RAM)和SDRAM(同步DRAM)。非易失性存储器件是即使在电源中断时仍保留存储在其中的数据的存储器件。非易失性存储器件的示例包括ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、FLASH存储器、PRAM(相变RAM)、MRAM(磁RAM)、RRAM(电阻式RAM)和FRAM(铁电RAM)。
技术实现思路
在一个实施方式中，一种非易失性存储器件可以包括：多条位线，所述多条位线在基板上方沿第一方向布置；存储单元阵列，所述存储单元阵列设置在所述基板与所述多条位线之间并且包括沿与所述第一方向垂直的第二方向布置的多个平面；多个页面缓冲电路(pagebuffercircuit)，所述多个页面缓冲电路设置在所述基板与所述存储单元阵列之间；多个接触焊盘，所述多个接触焊盘设置在所述页面缓冲电路与所述存储单元阵列之间并且适于将所述多条位线与所述多个页面缓冲电路电联接；以及多条路由线(routingline)，所述多条路由线设置在与所述多个接触焊盘相同的层处，所述多条路由线沿所述第二方向延伸，其中，所述多个接触焊盘被设置为分布成与沿所述第二方向布置的至少两条线交叠，并且所述多条路由线被形成为弯曲图案，以在被设置为与不同的线交叠的接触焊盘之间穿过。在一个实施方式中，一种非易失性存储器件可以包括：多条位线，所述多条位线在基板上方沿第一方向布置；存储单元阵列，所述存储单元阵列设置在所述基板与所述多条位线之间，并且包括沿与所述第一方向垂直的第二方向布置的多条单元选通线和多条介电线(dielectricline)；页面缓冲电路，所述页面缓冲电路设置在所述基板与所述存储单元阵列之间；多个接触焊盘，所述多个接触焊盘设置在所述页面缓冲电路与所述存储单元阵列之间，并且适于将所述页面缓冲电路与所述多条位线电联接；以及多条路由线，所述多条路由线设置在与所述多个接触焊盘相同的层处，并沿所述第二方向延伸，其中，所述多个接触焊盘被设置为分布成与所述多条介电线中的至少两条交叠，并且所述多条路由线被形成为弯曲图案，以在与不同介电线交叠的接触焊盘之间穿过。在一个实施方式中，一种非易失性存储器件可以包括：多条位线，所述多条位线在基板上方沿第一方向布置；存储单元阵列，所述存储单元阵列设置在所述基板与所述多条位线之间，并且包括沿第一方向和与所述第一方向垂直的第二方向布置的多个平面；多个页面缓冲电路，所述多个页面缓冲电路设置在所述基板与所述存储单元阵列之间；多个接触焊盘，所述多个接触焊盘设置在所述多个页面缓冲电路与所述存储单元阵列之间，并且适于将所述多条位线和所述多个页面缓冲电路电联接；以及多条路由线，所述多条路由线设置在与所述多个接触焊盘相同的层处，并沿所述第二方向延伸，其中，所述多个接触焊盘被设置为分布成与沿所述第二方向布置的至少两条线交叠，并且其中，所述多条路由线被形成为弯曲图案，以在被设置为与不同线交叠的接触焊盘之间穿过。附图说明通过参照附图的以下详细描述，本专利技术的以上和其它特征以及优点对于本专利技术所属领域的技术人员来说将变得更加明显，在附图中：图1是例示根据本专利技术的实施方式的非易失性存储器件的框图。图2是例示图1所示的平面当中的一个平面的块构造。图3是例示图2所示的存储块当中的一个存储块的等效电路图。图4是例示根据本专利技术的实施方式的非易失性存储器件的立体图。图5是例示图4的非易失性存储器件的平面图。图6和图7是例示图5的部分A的平面图。图8是沿图7的线B-B'截取的截面图。图9是沿图7的线C-C'截取的截面图。图10是例示根据本专利技术的实施方式的非易失性存储器件的平面图。图11是示意性例示根据本专利技术的实施方式的包括非易失性存储器件的存储系统的简化框图。图12是示意性例示根据本专利技术的实施方式的包括非易失性存储器件的计算系统的简化框图。具体实施方式在下文中，将参照附图通过实施方式的各示例来描述包括多个平面的非易失性存储器件。将参照附图更详细地描述示例性实施方式。然而，本公开可以以各种不同的形式来实施，并且不应被解释为受限于本文所示的实施方式。相反，提供这些实施方式作为示例，使得本公开将是彻底的且完整的，并且将本专利技术的各个方面和特征充分地传达给本领域技术人员。将理解的是，尽管在本文可使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语被用于将一个元件和另一元件区分开。因此，在不脱离本专利技术的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。附图不一定按比例绘制，并且在一些情况下，比例可被夸大，以便更清楚地说明实施方式的各元件。例如，在附图中，为了便于说明，元件的尺寸和元件之间的间隔与实际尺寸和间隔相比可能被夸大。还将理解的是，当元件被称为“连接到”或“联接到”另一元件时，该元件可直接在另一元件上，或者连接到或联接到另一元件，或者可存在一个或更多个中间元件。此外，还将理解的是，当一个元件被称为在两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可存在一个或更多个中间元件。当短语“……和……中的至少一个”在本文中与项目列表一起使用时，意指列表中的单个项目或列表中项目的任何组合。例如，“A、B和C中的至少一个”意指仅A或仅B或仅C或A、B和C的任何组合。为了便于描述，在本文可使用诸如“在……下面”、“在……下方”、“下部的”、“在……上方”和“上部的”等空间关系术语来描述如图中所例示的一个元件或特征与另一元件或特征的关系。将理解的是，空间关系术语意在包含除了在图中描述的方位以外的设备在制造、使用或操作时的不同方位。例如，如果图中的设备被翻转，则描述为在其它元件或特征“下方”或“下面”的元件将“在”所述其它元件或特征“上方”。所述设备可被另外定向(旋转90度或者在其它方位)并相应地解释本文使用的空间关系描述。本文中使用的术语仅用来描述特定实施方式，并不意在限本专利技术。如本文中所使用的，除非上下文另外明确地指出，否则单数形式也意在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包含”、“包含有”、“包括”和“包括有”时，说明存在所述元件，且不排除存在或添加一个或更多个其它元件。如本文所使用的，术语“和/或”包括一个或更多个相关列举项目的任何组合和所有组合。除非另有说明，否则鉴于本公开，本文中使用的包括技术术语和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，除非本文中明确说明，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在本公开的上下文和相关领域中的含义一致的含义，而不是理想地或者过于形式化地解释它们的含义。在以下描述中，阐述了许多具体细节以提本文档来自技高网...

【技术保护点】
1.一种非易失性存储器件，该非易失性存储器件包括：多条位线，所述多条位线在基板上方沿第一方向布置；存储单元阵列，所述存储单元阵列设置在所述基板与所述多条位线之间，所述存储单元阵列包括沿与所述第一方向垂直的第二方向布置的多个平面；多个页面缓冲电路，所述多个页面缓冲电路设置在所述基板与所述存储单元阵列之间；多个接触焊盘，所述多个接触焊盘设置在所述多个页面缓冲电路与所述存储单元阵列之间，所述多个接触焊盘适于将所述多条位线与所述多个页面缓冲电路电联接；以及多条路由线，所述多条路由线设置在与所述多个接触焊盘相同的层处，所述多条路由线沿所述第二方向延伸，其中，所述多个接触焊盘被设置为与沿所述第二方向布置的至少两条线交叠，并且所述多条路由线被形成为弯曲图案，以在被设置为与不同的线交叠的接触焊盘之间穿过。

【技术特征摘要】
2017.01.10 KR 10-2017-00034361.一种非易失性存储器件，该非易失性存储器件包括：多条位线，所述多条位线在基板上方沿第一方向布置；存储单元阵列，所述存储单元阵列设置在所述基板与所述多条位线之间，所述存储单元阵列包括沿与所述第一方向垂直的第二方向布置的多个平面；多个页面缓冲电路，所述多个页面缓冲电路设置在所述基板与所述存储单元阵列之间；多个接触焊盘，所述多个接触焊盘设置在所述多个页面缓冲电路与所述存储单元阵列之间，所述多个接触焊盘适于将所述多条位线与所述多个页面缓冲电路电联接；以及多条路由线，所述多条路由线设置在与所述多个接触焊盘相同的层处，所述多条路由线沿所述第二方向延伸，其中，所述多个接触焊盘被设置为与沿所述第二方向布置的至少两条线交叠，并且所述多条路由线被形成为弯曲图案，以在被设置为与不同的线交叠的接触焊盘之间穿过。2.根据权利要求1所述的非易失性存储器件，其中，所述多个接触焊盘分别与所述多条位线对应，并且分别与对应的位线交叠。3.根据权利要求1所述的非易失性存储器件，该非易失性存储器件还包括：外围电路，所述外围电路设置在所述基板与所述存储单元阵列之间，并且沿所述第二方向与所述多个页面缓冲电路并排布置；以及多个高速缓存缓冲器，所述多个高速缓存缓冲器设置在所述基板与所述存储单元阵列之间，并且沿所述第二方向与所述多个页面缓冲电路和所述外围电路并排布置，并且经由所述多条路由线与所述外围电路电联接。4.根据权利要求3所述的非易失性存储器件，其中，所述多个高速缓存缓冲器中的每一个沿所述第二方向与所述外围电路相邻地设置，在所述外围电路与高速缓存缓冲器之间设置有至少一个页面缓冲电路。5.根据权利要求3所述的非易失性存储器件，其中，所述多个页面缓冲电路分别与所述多个平面对应，其中，所述多个高速缓存缓冲器分别与所述多个平面对应，并且其中，所述多个高速缓存缓冲器中的每一个高速缓存缓冲器沿所述第二方向与和与所述每一个高速缓存缓冲器自身相同的平面对应的页面缓冲电路相邻地设置。6.根据权利要求5所述的非易失性存储器件，该非易失性存储器件还包括：多个开关电路，所述多个开关电路分别与所述多个平面对应，并且经由字线和多条选择线分别电联接到对应的平面；以及多个行解码器，所述多个行解码器分别与所述多个平面对应，并且经由与和所述多个行解码器自身相同的平面对应的多个开关电路分别电联接到对应的平面。7.根据权利要求6所述的非易失性存储器件，其中，所述多个页面缓冲电路中的每一个页面缓冲电路包括在物理上彼此分隔开的两个子页面缓冲电路，并且其中，包括在所述多个页面缓冲电路中的每一个页面缓冲电路中的所述子页面缓冲电路沿所述第一方向彼此相邻地设置，在所述子页面缓冲电路之间设置有与和所述子页面缓冲电路自身相同的平面对应的开关电路和行解码器。8.根据权利要求6所述的非易失性存储器件，其中，所述多个高速缓存缓冲器中的每一个高速缓存缓冲器包括在物理上彼此分隔开的两个子高速缓存缓冲器，并且其中，包括在所述多个高速缓存缓冲器中的每一个高速缓存缓冲器中的所述子高速缓存缓冲器沿所述第一方向彼此相邻地设置，在所述子高速缓存缓冲器之间设置有与和所述子高速缓存缓冲器自身相同的平面对应的开关电路和行解码器。9.根据权利要求3所述的非易失性存储器件，其中，所述外围电路包括：输入/输出电路，所述输入/输出电路适于将输入数据传送到所述多个高速缓存缓冲器或者将来自所述多个高速缓存缓冲器的输出数据传送到外部；控制逻辑，所述控制逻辑适于产生高速缓存输入/输出控制信号；以及列解码器，所述列解码器适于产生列解码信号。10.根据权利要求9所述的非易失性存储器件，其中，所述多条路由线包括：多条数据线，所述多条数据线电联接在所述输入/输出电路与所述多个高速缓存缓冲器之间，并且适于传送所述输入数据和所述输出数据；多条高速缓存输入/输出控制信号线，所述多条高速缓存输入/输出控制信号线电联接在所述控制逻辑与所述多个高速缓存缓冲器之间，并且适于将所述高速缓存输入/输出控制信号传送到所述多个高速缓存缓冲器；以及多条列解码信号线，所述多条列解码信号线电联接在所述列解码器与所述多个高速缓存缓冲器之间，并且适于将所述列解码信号传送到所述多个高速缓存缓...

【专利技术属性】
技术研发人员：吴星来，金东赫，丁寿男，崔齐玹，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR