存储器结构及其形成方法技术

本发明专利技术提供一种存储器结构及其形成方法，其中，存储器结构包括：第一传输晶体管，所述第一传输晶体管包括第一传输漏区和第一传输源区，第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一传输漏区中的第一掺杂离子浓度与所述第一传输源区中的第一掺杂离子浓度不相同；第二传输晶体管，所述第二传输晶体管包括第二传输漏区和第二传输源区，所述第二传输源区和第二传输漏区中具有第二掺杂离子，所述第二传输漏区中的第二掺杂离子浓度与所述第二传输源区中的第二掺杂离子浓度不相同。所述存储器能够在提高存储器的读取噪声容量的同时，提高存储器的写入能力。

【技术实现步骤摘要】
存储器结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种存储器结构及其形成方法。
技术介绍
随着信息技术的发展，存储信息量急剧增加。存储信息量的增加促进了存储器的飞速发展，同时也对存储器的稳定性提出了更高的要求。基本的静态存储器(StaticRandomAccessMemory,SRAM)依赖于六个晶体管，这六个晶体管构成两个交叉耦合的反相器。每个反相器包括：一个上拉晶体管、一个下拉晶体管和一个存取晶体管。为了获得足够的抗干扰能力和读取稳定性，用于形成存储器的晶体管多为鳍式场效应晶体管(FinField-EffectTransistor,FinFET)。在FinFET晶体管中，栅极为覆盖鳍部三个表面的3D架构，可以大幅改善电路控制。FinFET在存储器中的应用可以提高存储器的数据存储稳定性和集成度。静态存储器的静态噪声容量是衡量静态存储器抗静态噪声干扰能力的主要标志。静态存储器的读取静态噪声容量与静态存储器的beta率。beta率指的是静态存储器的下拉晶体管的饱和电流与传输晶体管的饱和电流之比值。Beta率的值越大所述静态存储器的静态噪声容量越大。静态存储器的写入能力与静态存储器的gamma率有关，gamma率越大，静态存储器的写入能力越好。Gamma率指的是静态存储器的传输晶体管的饱和电流与上拉晶体管的饱和电流之比值。然而，现有技术形成的存储器仍然存在读取噪声容量小，读写能力差的缺点。
技术实现思路
本专利技术解决的问题是提供一种存储器结构及其形成方法，以提高静态噪声容量，并改善所形成存储器的写入性能。为解决上述问题，本专利技术提供一种存储器结构，包括：衬底，所述衬底包括存储区、第一传输区、第二传输区；位于所述衬底存储区的存储结构，所述存储结构包括第一连接部、第二连接部；位于所述衬底第一传输区的第一传输晶体管，所述第一传输晶体管包括：位于所述第一传输区衬底上的第一传输栅极结构，分别位于所述第一传输栅极结构两侧衬底中的第一传输漏区和第一传输源区，所述第一传输源区与所述第一连接部电连接，所述第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一传输漏区与所述第一传输源区中的第一掺杂离子浓度不相同；位于所述衬底第二传输区的第二传输晶体管，所述第二传输晶体管位于所述第二传输区衬底上的第二传输栅极结构，分别位于所述第二传输栅极结构两侧衬底中的第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接，所述第二传输源区和第二传输漏区中具有第二掺杂离子，所述第二传输漏区与所述第二传输源区中的第二掺杂离子浓度不相同。可选的，所述第一传输晶体管和第二传输晶体管为NMOS晶体管，所述第一掺杂离子和第二掺杂离子均为N型离子，所述第一传输漏区中的第一掺杂离子浓度大于所述第一传输源区中的第一掺杂离子浓度，所述第二传输漏区中的第二掺杂离子浓度大于所述第二传输源区中的第二掺杂离子浓度；或者，所述第一传输晶体管和第二传输晶体管为PMOS晶体管，所述第一掺杂离子和第二掺杂离子均为P型离子，所述第一传输漏区中的第一掺杂离子浓度小于所述第一传输源区中的第一掺杂离子浓度；所述第二传输漏区中的第二掺杂离子浓度小于所述第二传输源区中的第二掺杂离子浓度。可选的，所述第一传输源区包括：第一传输源极和第一传输轻掺杂源区，所述第一轻掺杂源区与所述第一传输栅极结构之间的间距小于所述第一传输源极与所述第一传输栅极结构之间的间距；所述第一传输漏区包括：第一传输漏极和第一传输轻掺杂漏区，所述第一传输轻掺杂漏区与所述第一传输栅极结构之间的间距小于所述第一传输漏极与所述第一传输栅极结构之间的间距，所述第一传输轻掺杂源区、第一传输轻掺杂漏区、第一传输源极和第二传输漏极中具有所述第一掺杂离子；所述第二传输源区包括：第二传输源极和第二传输轻掺杂源区，所述第二传输轻掺杂源极与所述第二传输栅极结构之间的间距小于所述第二传输源极与所述第二传输栅极结构之间的间距；所述第二传输漏区包括：第二传输漏极和第二传输轻掺杂漏区，所述第二传输漏区与所述第二传输栅极结构之间的间距小于所述第二传输漏极与所述第二传输栅极结构之间的间距，第二传输轻掺杂源区、第二传输轻掺杂漏区、所述第二传输源极与第二传输漏极中具有所述第二掺杂离子。可选的，所述第一传输晶体管和第二传输晶体管为NMOS晶体管，所述第一掺杂离子和第二掺杂离子为N型离子；所述第一传输漏极中的第一掺杂离子的浓度大于或等于所述第一传输源极中的第一掺杂离子的浓度；所述第二传输漏极第二掺杂离子的浓度大于或等于所述第二传输源极中第二掺杂离子的浓度；或者，所述第一传输轻掺杂漏区中的第一掺杂离子浓度大于所述第一传输轻掺杂漏区中第一掺杂离子的浓度；所述第二传输轻掺杂漏区中的第二掺杂离子浓度大于所述第二传输轻掺杂漏区中第二掺杂离子的浓度。可选的，所述存储区包括：第一下拉区和第二下拉区；所述存储结构包括：位于所述衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管包括：位于所述第一下拉区衬底上的第一下拉栅极结构；分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉漏区，所述第一连接部与所述第一下拉漏区电连接；位于所述衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管包括：位于所述第二下拉区衬底上的第二下拉栅极结构，所述第二下拉栅极结构与所述第一下拉漏区电连接；分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉漏区与所述第一下拉栅极结构电连接，且所述第二连接部与所述第二下拉漏区电连接。可选的，所述存储区还包括第一上拉区和第二上拉区；所述存储器结构还包括：位于所述衬底第一上拉区的第一上拉负载，所述第一上拉负载包括：第一负载输入部；第一负载输出部，所述第一负载输出部与所述第一下拉漏区电连接；位于所述衬底第二上拉区的第二上拉负载，所述第二上拉负载包括：第二负载输入部，所述第二负载输入部与所述第一负载输入部连接；第二负载输出部，所述第二负载输出部与所述第二下拉漏区电连接。可选的，所述衬底包括：基底；位于所述第一下拉区基底上的第一下拉鳍部，所述第一下拉栅极结构横跨所述第一下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第一下拉漏区和第一下拉源区分别位于所述第一下拉栅极结构两侧第一下拉鳍部中；位于所述第二下拉区基底上的第二下拉鳍部，所述第二下拉栅极结构横跨所述第二下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第二下拉漏区和第二下拉源区分别位于所述第二下拉栅极结构两侧第二下拉鳍部中；位于所述第一传输区基底上的第一传输鳍部，所述第一传输栅极结构横跨所述第一传输鳍部，且覆盖所述第一传输鳍部部分侧壁和顶部表面，所述第一传输漏极和第一传输源极分别位于所述第一传输栅极结构两侧第一传输鳍部中；位于所述第二传输区基底上的第二传输鳍部，所述第二传输栅极结构横跨所述第二传输鳍部，且覆盖所述第二传输鳍部部分侧壁和顶部表面，所述第二传输漏极和第二传输源极分别位于所述第二传输栅极结构两侧第二传输鳍部中；所述第一下拉鳍部、第一传输鳍部、第二下拉鳍部和第二传输鳍部的延伸方向相同；所述第一传输鳍部和第二传输鳍部为多条；所述第一传输鳍部条数小于所述第一下拉传输鳍部条数，所述第二传输鳍部条数小于所述第二下拉传输鳍部条数；多条第一传本文档来自技高网...

【技术保护点】
1.一种存储器结构，其特征在于，包括：衬底，所述衬底包括存储区、第一传输区、第二传输区；位于所述衬底存储区的存储结构，所述存储结构包括第一连接部、第二连接部；位于所述衬底第一传输区的第一传输晶体管，所述第一传输晶体管包括：位于所述第一传输区衬底上的第一传输栅极结构，分别位于所述第一传输栅极结构两侧衬底中的第一传输漏区和第一传输源区，所述第一传输源区与所述第一连接部电连接，所述第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一传输漏区与所述第一传输源区中的第一掺杂离子浓度不相同；位于所述衬底第二传输区的第二传输晶体管，所述第二传输晶体管位于所述第二传输区衬底上的第二传输栅极结构，分别位于所述第二传输栅极结构两侧衬底中的第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接，所述第二传输源区和第二传输漏区中具有第二掺杂离子，所述第二传输漏区与所述第二传输源区中的第二掺杂离子浓度不相同。

【技术特征摘要】
1.一种存储器结构，其特征在于，包括：衬底，所述衬底包括存储区、第一传输区、第二传输区；位于所述衬底存储区的存储结构，所述存储结构包括第一连接部、第二连接部；位于所述衬底第一传输区的第一传输晶体管，所述第一传输晶体管包括：位于所述第一传输区衬底上的第一传输栅极结构，分别位于所述第一传输栅极结构两侧衬底中的第一传输漏区和第一传输源区，所述第一传输源区与所述第一连接部电连接，所述第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一传输漏区与所述第一传输源区中的第一掺杂离子浓度不相同；位于所述衬底第二传输区的第二传输晶体管，所述第二传输晶体管位于所述第二传输区衬底上的第二传输栅极结构，分别位于所述第二传输栅极结构两侧衬底中的第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接，所述第二传输源区和第二传输漏区中具有第二掺杂离子，所述第二传输漏区与所述第二传输源区中的第二掺杂离子浓度不相同。2.如权利要求1所述的存储器结构，其特征在于，所述第一传输晶体管和第二传输晶体管为NMOS晶体管，所述第一掺杂离子和第二掺杂离子均为N型离子，所述第一传输漏区中的第一掺杂离子浓度大于所述第一传输源区中的第一掺杂离子浓度，所述第二传输漏区中的第二掺杂离子浓度大于所述第二传输源区中的第二掺杂离子浓度；或者，所述第一传输晶体管和第二传输晶体管为PMOS晶体管，所述第一掺杂离子和第二掺杂离子均为P型离子，所述第一传输漏区中的第一掺杂离子浓度小于所述第一传输源区中的第一掺杂离子浓度；所述第二传输漏区中的第二掺杂离子浓度小于所述第二传输源区中的第二掺杂离子浓度。3.如权利要求1所述的存储器结构，其特征在于，所述第一传输源区包括：第一传输源极和第一传输轻掺杂源区，所述第一轻掺杂源区与所述第一传输栅极结构之间的间距小于所述第一传输源极与所述第一传输栅极结构之间的间距；所述第一传输漏区包括：第一传输漏极和第一传输轻掺杂漏区，所述第一传输轻掺杂漏区与所述第一传输栅极结构之间的间距小于所述第一传输漏极与所述第一传输栅极结构之间的间距，所述第一传输轻掺杂源区、第一传输轻掺杂漏区、第一传输源极和第二传输漏极中具有所述第一掺杂离子；所述第二传输源区包括：第二传输源极和第二传输轻掺杂源区，所述第二传输轻掺杂源极与所述第二传输栅极结构之间的间距小于所述第二传输源极与所述第二传输栅极结构之间的间距；所述第二传输漏区包括：第二传输漏极和第二传输轻掺杂漏区，所述第二传输漏区与所述第二传输栅极结构之间的间距小于所述第二传输漏极与所述第二传输栅极结构之间的间距，第二传输轻掺杂源区、第二传输轻掺杂漏区、所述第二传输源极与第二传输漏极中具有所述第二掺杂离子。4.如权利要求3所述的存储器结构，其特征在于，所述第一传输晶体管和第二传输晶体管为NMOS晶体管，所述第一掺杂离子和第二掺杂离子为N型离子；所述第一传输漏极中的第一掺杂离子的浓度大于或等于所述第一传输源极中的第一掺杂离子的浓度；所述第二传输漏极第二掺杂离子的浓度大于或等于所述第二传输源极中第二掺杂离子的浓度；或者，所述第一传输轻掺杂漏区中的第一掺杂离子浓度大于所述第一传输轻掺杂漏区中第一掺杂离子的浓度；所述第二传输轻掺杂漏区中的第二掺杂离子浓度大于所述第二传输轻掺杂漏区中第二掺杂离子的浓度。5.如权利要求1所述的存储器结构，其特征在于，所述存储区包括：第一下拉区和第二下拉区；所述存储结构包括：位于所述衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管包括：位于所述第一下拉区衬底上的第一下拉栅极结构；分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉漏区，所述第一连接部与所述第一下拉漏区电连接；位于所述衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管包括：位于所述第二下拉区衬底上的第二下拉栅极结构，所述第二下拉栅极结构与所述第一下拉漏区电连接；分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉漏区与所述第一下拉栅极结构电连接，且所述第二连接部与所述第二下拉漏区电连接。6.如权利要求5所述的存储器结构，其特征在于，所述存储区还包括第一上拉区和第二上拉区；所述存储器结构还包括：位于所述衬底第一上拉区的第一上拉负载，所述第一上拉负载包括：第一负载输入部；第一负载输出部，所述第一负载输出部与所述第一下拉漏区电连接；位于所述衬底第二上拉区的第二上拉负载，所述第二上拉负载包括：第二负载输入部，所述第二负载输入部与所述第一负载输入部连接；第二负载输出部，所述第二负载输出部与所述第二下拉漏区电连接。7.如权利要求5所述的存储器结构，其特征在于，所述衬底包括：基底；位于所述第一下拉区基底上的第一下拉鳍部，所述第一下拉栅极结构横跨所述第一下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第一下拉漏区和第一下拉源区分别位于所述第一下拉栅极结构两侧第一下拉鳍部中；位于所述第二下拉区基底上的第二下拉鳍部，所述第二下拉栅极结构横跨所述第二下拉鳍部，且覆盖所述第一下拉鳍部部分侧壁和顶部表面，所述第二下拉漏区和第二下拉源区分别位于所述第二下拉栅极结构两侧第二下拉鳍部中；位于所述第一传输区基底上的第一传输鳍部，所述第一传输栅极结构横跨所述第一传输鳍部，且覆盖所述第一传输鳍部部分侧壁和顶部表面，所述第一传输漏极和第一传输源极分别位于所述第一传输栅极结构两侧第一传输鳍部中；位于所述第二传输区基底上的第二传输鳍部，所述第二传输栅极结构横跨所述第二传输鳍部，且覆盖所述第二传输鳍部部分侧壁和顶部表面，所述第二传输漏极和第二传输源极分别位于所述第二传输栅极结构两侧第二传输鳍部中；所述第一下拉鳍部、第一传输鳍部、第二下拉鳍部和第二传输鳍部的延伸方向相同；所述第一传输鳍部和第二传输鳍部为多条；所述第一传输鳍部条数小于所述第一下拉传输鳍部条数，所述第二传输鳍部条数小于所述第二下拉传输鳍部条数；多条第一传输鳍部平行且相邻，多条第二传输鳍部平行且相邻；每个所述第一传输鳍部与一个第一下拉鳍部连接，每个所述第二传输鳍部与一个第二下拉鳍部连接。8.一种存储器结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括存储区、第一传输区和第二传输区；在所述衬底存储区形成存储结构，所述存储结构包括第一连接部和第二连接部；在所述衬底的第一传输区形成第一传输晶体管，形成所述第一传输晶体管的步骤包括：在所述衬底上形成第一传输栅极结构，分别在所述第一传输栅极结构两侧的衬底中形成第一传输源区和第一传输漏区，所述第一传输源区与所述第一连接部电连接，所述第一传输源区和第一传输漏区中具有第一掺杂离子，所述第一传输漏区与所述第一传输源区中的第一掺杂离子浓度不相同；在所述衬底第二传输区形成第二传输晶体管，形成所述第二传输晶体管的步骤包括：在所述衬底上形成第二传输栅极结构，分别在所述第二传输栅极结构两侧的衬底中形成第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接，所述第二传输源区和第二传输漏区中具有第二掺杂离子浓度，所述第二传输漏区中二与所述第二传输源区中的第二掺杂离子浓度不相同。9.如权利要求8所述的存储器结构的形成方法，其特征在于，所述存储区包括：第一下拉区和第二下拉区，所述存储结构包括：位于所述衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管包括：位于所述第一下拉区衬底上的第一下拉栅极结构；分别位于所述第一下拉栅极结构两侧衬底中的第一下拉轻掺杂源区和第一下拉轻掺杂漏区，所述第一下拉轻掺杂漏区与所述第一连接部电连接；位于所述衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管包括：位于所述第二下拉区衬底上的第二下拉栅极结构，所述第二下拉栅极结构与所述第一下拉轻掺杂漏区电连接；分别位于所述第二下拉栅极结构两...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31