一种提高点胶面Chip贴片良率的方法及系统技术方案

本发明专利技术公开了一种提高点胶面Chip贴片良率的方法，其包括以下步骤：系统在焊盘上设置布线禁布层；系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；系统根据用户输入的指令进行贴片。一种提高点胶面Chip贴片良率的系统，其包括：禁布设置模块、贴片模块。本发明专利技术提供的提高点胶面Chip贴片良率的方法及系统，通过系统设置禁布区域，使得焊盘自动清除铜箔残留、禁止铜箔残留。其与业内当前设计方法相比，本发明专利技术不会增加任何额外的成本，也不会在PCB设计时因铺铜、布线、打孔等操作在Chip器件之间形成铜箔残留的情况，从而提高了点胶贴片良率。其广泛应用于PCB板焊接领域。

A method and system for improving the yield of Chip patches on dispensing surface

The invention discloses a method to improve the good rate of the Chip patch on the spot, which includes the following steps: the system sets the wiring forbidden layer on the weld plate; the system sets the forbidden cloth area on the bottom of the device, the forbidden cloth area is used to automatically remove the residual copper foil and prohibit the residue of copper foil; the system is carried out according to the instruction of the user input. The patch. A system for improving the Chip chip placement rate of dispensing surfaces includes: a cloth prohibition module and a patch module. The method and system for improving the good rate of the Chip patch on the glue surface provided by the invention can make the plate automatically remove the residual copper foil and prohibit the residue of copper foil by setting the forbidden cloth area by the system. Compared with the current design method in the industry, the invention will not increase any additional cost, and will not form copper foil residue between Chip devices, such as laying copper, wiring and punching in the PCB design, thus improving the good rate of the adhesive patch. It is widely used in the field of PCB plate welding.

【技术实现步骤摘要】
一种提高点胶面Chip贴片良率的方法及系统
本专利技术涉及PCB板焊接领域，具体为提高点胶面Chip贴片良率的方法及系统。
技术介绍
CHIP是指片状电阻、电容类贴片元器件。随着电子产品的迅速发展，PCB正反面使用Chip贴片器件的数量越来越多，在贴片流程中，对Chip器件较少的面会先在Chip器件底部印上红胶，以便将贴上的Chip器件粘住，避免器件在回流焊接前脱落。由于Chip器件封装的焊盘之间会有较大的空隙，且正好处于器件底部，在PCB设计时经常会在焊盘之间的这个空隙处形成.铜箔残留或打上过孔，(软件自动布线时，在焊盘之间设置了铜箔走线和过孔，导致贴上红胶后，器件被抬高)而此类器件管脚一般都是与器件实体齐平，在印上红胶后会导致此处略高，从而将器件顶高，导致器件管脚与PCB上的焊盘图形无法有效焊接，形成虚焊。常规Chip器件焊盘之间有铜箔残留，如图1。因此，该技术有必要进行改进。
技术实现思路
为了解决上述技术问题，本专利技术的目的是提供一种可解决因PCB设计时在Chip器件的焊盘之间残留铜箔导致点胶后器件焊接不良的提高点胶面Chip贴片良率的方法及系统。本专利技术所采用的技术方案是：本专利技术提供一种提高点胶面Chip贴片良率的方法，其包括以下步骤：系统在焊盘上设置布线禁布层；系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；系统根据用户输入的指令进行贴片。作为该技术方案的改进，所述禁布区域置于相邻两焊盘之间。作为该技术方案的改进，所述禁布区域大小满足不小于相邻两焊盘之间的间隙大小。另一方面，本专利技术还提供一种提高点胶面Chip贴片良率的系统，其包括：禁布设置模块，用于执行步骤系统在焊盘上设置布线禁布层；系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；贴片模块，用于执行步骤系统根据用户输入的指令进行贴片。本专利技术的有益效果是：本专利技术提供的提高点胶面Chip贴片良率的方法及系统，通过系统设置禁布区域，使得焊盘自动清除铜箔残留、禁止铜箔残留。其与业内当前设计方法相比，本专利技术不会增加任何额外的成本，也不会在PCB设计时因铺铜、布线、打孔等操作在Chip器件之间形成铜箔残留的情况，从而提高了点胶贴片良率。附图说明下面结合附图对本专利技术的具体实施方式作进一步说明：图1是现有技术示意图；图2是本专利技术第一实施例的示意图；图3是本专利技术第一实施例的效果示意图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。参照图2，是本专利技术第一实施例的示意图。本专利技术提供一种提高点胶面Chip贴片良率的方法，其包括以下步骤：系统在焊盘上设置布线禁布层；系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；系统根据用户输入的指令进行贴片。作为该技术方案的改进，所述禁布区域置于相邻两焊盘之间。作为该技术方案的改进，所述禁布区域大小满足不小于相邻两焊盘之间的间隙大小。作为一具体实施例，本方案添加禁布区的方法：1、使用设计软件自带的绘制区域功能，然后选择布线禁布层，如RouteKeepOut，根据器件数量，选择对应的点胶面，通常为底层；2、在器件底部的焊盘之间绘制出一个禁布区域，尺寸以不覆盖到焊盘和超出器件实体为佳，该禁布区将自动清除和禁止铜箔残留，设计效果如图2所示。3、由于该禁布区仅用于辅助设计，实际生产时不会存在，因此不影响后续生产；使用本设计方法后，在贴片时所点的胶不会将器件顶高，从而使器件的管脚能良好的接触到PCB上的焊盘图形，确保焊接的可靠性，完成效果如图3所示。另一方面，本专利技术还提供一种提高点胶面Chip贴片良率的系统，其包括：禁布设置模块，用于执行步骤系统在焊盘上设置布线禁布层；系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；贴片模块，用于执行步骤系统根据用户输入的指令进行贴片。本专利技术提供的提高点胶面Chip贴片良率的方法及系统，通过系统设置禁布区域，使得焊盘自动清除铜箔残留、禁止铜箔残留。其与业内当前设计方法相比，本专利技术不会增加任何额外的成本，也不会在PCB设计时因铺铜、布线、打孔等操作在Chip器件之间形成铜箔残留的情况，从而提高了点胶贴片良率。以上是对本专利技术的较佳实施进行了具体说明，但本专利技术创造并不限于所述实施例，熟悉本领域的技术人员在不违背本专利技术精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。本文档来自技高网...

【技术保护点】
1.一种提高点胶面Chip贴片良率的方法，其特征在于，其包括以下步骤：系统在焊盘上设置布线禁布层；系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；系统根据用户输入的指令进行贴片。

【技术特征摘要】
1.一种提高点胶面Chip贴片良率的方法，其特征在于，其包括以下步骤：系统在焊盘上设置布线禁布层；系统在器件底部的焊盘上设置禁布区域，所述禁布区域用于自动清除铜箔残留、禁止铜箔残留；系统根据用户输入的指令进行贴片。2.根据权利要求1所述的提高点胶面Chip贴片良率的方法，其特征在于：所述禁布区域置于相邻两焊盘之间。3.根据权利要求1所述的提高点...

【专利技术属性】
技术研发人员：杜正阔，贾首峰，
申请(专利权)人：深圳市兴森快捷电路科技股份有限公司，广州兴森快捷电路科技有限公司，宜兴硅谷电子科技有限公司，
类型：发明
国别省市：广东,44