显示装置、栅极驱动器及其控制方法制造方法及图纸

本发明专利技术提出一种显示装置、栅极驱动器及其控制方法，其中，栅极驱动器包括：多个时钟信号端和降噪控制端；N级级联的栅极驱动单元，N级栅极驱动单元中每级栅极驱动单元连接相应的时钟信号端，N级栅极驱动单元还连接降噪控制端，每级栅极驱动单元根据相应的时钟信号端的信号上拉该级栅极驱动单元的输出端的电压，还根据降噪控制端的信号进行降噪，其中，N为大于1的整数；控制单元，控制单元分别与多个时钟信号端和降噪控制端相连，控制单元用于对多个时钟信号端的信号进行检测，并在至少一个时钟信号端的信号出现异常时输出有效电平至降噪控制端，以使N级栅极驱动单元进行降噪，从而能够防止多输出的产生，提高栅极驱动器的信赖性。

【技术实现步骤摘要】
显示装置、栅极驱动器及其控制方法
本专利技术涉及显示
，尤其涉及一种栅极驱动器、一种显示装置以及一种栅极驱动器的控制方法。
技术介绍
随着生活的多元化，同一显示装置会播放不同频率的画面，特别是对于广告播放器而言。但是，相关技术存在的问题是，在同一帧内，频率切换时，时钟信号即CLK信号容易发生丢帧等现象，从而引发多输出，对栅极驱动电路的晶体管造成损伤，导致电路的信赖性降低。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的第一个目的在于提出一种栅极驱动器，能够防止多输出的产生，提高栅极驱动器的信赖性。本专利技术的第二个目的在于提出一种显示装置。本专利技术的第三个目的在于提出一种栅极驱动器的控制方法。本专利技术的第四个目的在于提出一种非临时性可读存储介质。为达上述目的，本专利技术第一方面实施例提出了一种栅极驱动器，包括：多个时钟信号端和降噪控制端；N级级联的栅极驱动单元，N级所述栅极驱动单元中每级栅极驱动单元连接相应的时钟信号端，所述N级所述栅极驱动单元还连接所述降噪控制端，每级栅极驱动单元根据相应的时钟信号端的信号上拉该级栅极驱动单元的输出端的电压，还根据所述降噪控制端的信号进行降噪，其中，N为大于1的整数；控制单元，所述控制单元分别与所述多个时钟信号端和所述降噪控制端相连，所述控制单元用于对所述多个时钟信号端的信号进行检测，并在至少一个时钟信号端的信号出现异常时输出有效电平至所述降噪控制端，以使所述N级栅极驱动单元进行降噪。根据本专利技术实施例的栅极驱动器，N级栅极驱动单元中每级栅极驱动单元连接相应的时钟信号端，N级栅极驱动单元还连接降噪控制端，每级栅极驱动单元根据相应的时钟信号端的信号上拉该级栅极驱动单元的输出端的电压，还根据所述降噪控制端的信号进行降噪，进而控制单元对多个时钟信号端的信号进行检测，并在至少一个时钟信号端的信号出现异常时输出有效电平至降噪控制端，以使N级栅极驱动单元进行降噪，从而能够防止多输出的产生，避免对栅极驱动电路的晶体管造成损伤，提高栅极驱动器的信赖性。根据本专利技术的一个实施例，所述多个时钟信号端被构造为P组时钟信号单元，每组时钟信号单元包括两个时钟信号端，其中所述两个时钟信号端的信号互为反相，P为正整数，其中，所述控制单元包括：P个检测器，每个检测器用于对每组时钟信号单元中的两个时钟信号端进行比较，并在所述两个时钟信号端的电平相同时判断所述两个时钟信号端中的至少一个出现异常；控制器，所述控制器与所述P个检测器分别相连，所述控制器用于在至少一个时钟信号端的信号出现异常时输出有效电平至所述降噪控制端。根据本专利技术的一个实施例，所述每级栅极驱动单元包括上拉模块、驱动控制模块和下拉模块，其中，所述上拉模块的第一端与所述驱动控制模块相连，所述上拉模块的第二端与相应的时钟信号端相连，所述上拉模块的第三端与该级栅极驱动单元的输出端相连，其中，所述上拉模块的第一端与所述驱动控制模块之间具有第一节点；所述下拉模块的第一端与所述第一节点相连，所述下拉模块的第二端与该级栅极驱动单元的输出端相连，所述下拉模块的第三端与所述降噪控制端相连，所述下拉模块在所述降噪控制端为所述有效电平时下拉所述第一节点和该级栅极驱动单元的输出端的电压以使该级栅极驱动单元进行降噪。根据本专利技术的一个实施例，所述下拉模块包括第一晶体管和第二晶体管，所述第一晶体管的控制极与所述第二晶体管的控制极相连后再与所述降噪控制端相连，所述第一晶体管的第一极与所述第一节点相连，所述第一晶体管的第二极与第一电源端相连，所述第二晶体管的第一极与所述栅极驱动单元的输出端相连，所述第二晶体管的第二极与所述第一电源端相连。根据本专利技术的一个实施例，所述P组时钟信号单元包括2P个时钟信号端，所述2P个时钟信号端依次迭代地与所述N级栅极驱动单元相连，且所述2P个时钟信号端的信号依次错开预设相位以使第m个时钟信号端的信号与第(P+m)个时钟信号端的信号互为反相，其中，m＝1、2、……、P。根据本专利技术的一个实施例，当P为1时，所述N级栅极驱动单元中每级栅极驱动单元具有输入端、第一复位端和第二复位端，每级栅极驱动单元的输入端连接前一级栅极驱动单元的输出端，每级栅极驱动单元的第一复位端和第二复位端均连接后一级栅极驱动单元的输出端。根据本专利技术的一个实施例，当P大于1时，每级栅极驱动单元具有输入端、第一复位端和第二复位端，每级栅极驱动单元的输入端连接前P级栅极驱动单元的输出端，每级栅极驱动单元的第一复位端连接后P级栅极驱动单元的输出端，每级栅极驱动单元的第二复位端连接后(P+1)级栅极驱动单元的输出端。根据本专利技术的一个实施例，所述P个检测器和所述控制器均通过与门、或门以及非门构造，所述P个检测器中每个在输入的两个时钟信号端的电平相同时输出第一电平，所述控制器在所述P个检测器中至少一个输出所述第一电平时输出所述有效电平。为达到上述目的，本专利技术第二方面实施例提出了一种显示装置，包括所述的栅极驱动器。根据本专利技术实施例提出的显示装置，通过上述栅极驱动电路，从而能够防止多输出的产生，避免对栅极驱动电路的晶体管造成损伤，提高栅极驱动器的信赖性。为达到上述目的，本专利技术第三方面实施例提出了一种栅极驱动器的控制方法，所述栅极驱动器包括多个时钟信号端、降噪控制端和N级级联的栅极驱动单元，N级所述栅极驱动单元中每级栅极驱动单元连接相应的时钟信号端，所述N级所述栅极驱动单元还连接所述降噪控制端，N为大于1的整数，所述方法包括以下步骤：对所述多个时钟信号端的信号进行检测；在至少一个时钟信号端的信号出现异常时，输出有效电平至所述降噪控制端，以使所述N级栅极驱动单元进行降噪。根据本专利技术实施例提出的栅极驱动器的控制方法，对多个时钟信号端的信号进行检测，在至少一个时钟信号端的信号出现异常时，输出有效电平至降噪控制端，以使N级栅极驱动单元进行降噪，从而能够防止多输出的产生，避免对栅极驱动电路的晶体管造成损伤，提高栅极驱动器的信赖性。根据本专利技术的一个实施例，所述多个时钟信号端被构造为P组时钟信号单元，每组时钟信号单元包括两个时钟信号端，所述两个时钟信号端的信号互为反相，P为正整数，其中，所述对所述多个时钟信号端的信号进行检测包括：对每组时钟信号单元中的两个时钟信号端进行比较；在所述两个时钟信号端的电平相同时，判断所述两个时钟信号端中的至少一个出现异常。为达到上述目的，本专利技术第四方面实施例提出的一种非临时可读存储介质，其上存储有栅极驱动器的控制程序，该程序被处理器执行时实现所述的栅极驱动器的控制方法。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1为根据本专利技术实施例的栅极驱动器的方框示意图；图2为根据本专利技术一个实施例的栅极驱动器的方框示意图；图3为频率切换时产生多输出的示意图；图4为根据本专利技术一个实施例的栅极驱动器的栅极驱动单元的电路原理图；图5为根据本专利技术一个实施例的第二电源端与第三电源端的信号波形图；图6为根据本专利技术一个实施例的栅极驱动器中栅极驱动单元的级联结构的示意图；图7为根据本专利技术一个实施例的栅极驱动器中第一至第六时本文档来自技高网...

【技术保护点】
一种栅极驱动器，其特征在于，包括：多个时钟信号端和降噪控制端；N级级联的栅极驱动单元，N级所述栅极驱动单元中每级栅极驱动单元连接相应的时钟信号端，所述N级所述栅极驱动单元还连接所述降噪控制端，每级栅极驱动单元根据相应的时钟信号端的信号上拉该级栅极驱动单元的输出端的电压，还根据所述降噪控制端的信号进行降噪，其中，N为大于1的整数；控制单元，所述控制单元分别与所述多个时钟信号端和所述降噪控制端相连，所述控制单元用于对所述多个时钟信号端的信号进行检测，并在至少一个时钟信号端的信号出现异常时输出有效电平至所述降噪控制端，以使所述N级栅极驱动单元进行降噪。

【技术特征摘要】
1.一种栅极驱动器，其特征在于，包括：多个时钟信号端和降噪控制端；N级级联的栅极驱动单元，N级所述栅极驱动单元中每级栅极驱动单元连接相应的时钟信号端，所述N级所述栅极驱动单元还连接所述降噪控制端，每级栅极驱动单元根据相应的时钟信号端的信号上拉该级栅极驱动单元的输出端的电压，还根据所述降噪控制端的信号进行降噪，其中，N为大于1的整数；控制单元，所述控制单元分别与所述多个时钟信号端和所述降噪控制端相连，所述控制单元用于对所述多个时钟信号端的信号进行检测，并在至少一个时钟信号端的信号出现异常时输出有效电平至所述降噪控制端，以使所述N级栅极驱动单元进行降噪。2.根据权利要求1所述的栅极驱动器，其特征在于，所述多个时钟信号端被构造为P组时钟信号单元，每组时钟信号单元包括两个时钟信号端，所述两个时钟信号端的信号互为反相，P为正整数，其中，所述控制单元包括：P个检测器，每个检测器用于对每组时钟信号单元中的两个时钟信号端进行比较，并在所述两个时钟信号端的电平相同时判断所述两个时钟信号端中的至少一个出现异常；控制器，所述控制器与所述P个检测器分别相连，所述控制器用于在至少一个时钟信号端的信号出现异常时输出有效电平至所述降噪控制端。3.根据权利要求1所述的栅极驱动器，其特征在于，所述每级栅极驱动单元包括上拉模块、驱动控制模块和下拉模块，其中，所述上拉模块的第一端与所述驱动控制模块相连，所述上拉模块的第二端与相应的时钟信号端相连，所述上拉模块的第三端与该级栅极驱动单元的输出端相连，其中，所述上拉模块的第一端与所述驱动控制模块之间具有第一节点；所述下拉模块的第一端与所述第一节点相连，所述下拉模块的第二端与该级栅极驱动单元的输出端相连，所述下拉模块的第三端与所述降噪控制端相连，所述下拉模块在所述降噪控制端为所述有效电平时下拉所述第一节点和该级栅极驱动单元的输出端的电压以使该级栅极驱动单元进行降噪。4.根据权利要求3所述的栅极驱动器，其特征在于，所述下拉模块包括第一晶体管和第二晶体管，所述第一晶体管的控制极与所述第二晶体管的控制极相连后再与所述降噪控制端相连，所述第一晶体管的第一极与所述第一节点相连，所述第一晶体管的第二极与第一电源端相连，所述第二晶体管的第一极与所述栅极驱动单元的输出端相连，所述第二晶体管的第二极与所述第一电源端相连。5.根据权利要求2所述的栅极驱动器，其特征在于，所述P组时钟信号单元包括2P...

【专利技术属性】
技术研发人员：杜瑞芳，杨通，马小叶，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34