密封环结构、半导体器件及电子装置制造方法及图纸

本发明专利技术提供一种密封环结构、半导体器件及电子装置，该密封环结构包括围绕集成电路区设置的第一密封环，所述第一密封环包括多层层叠设置的介质层，以及设置于所述介质层中并与所述介质层齐平的金属层，在所述介质层中还设置有填充有导电材料的介层孔，用于实现各层金属层之间的连接，其中，所述介层孔错位排布以使在水平方向和/或垂直方向上相邻的所述介层孔不处于对齐位置上。该密封环结构具有减少应力，防止切割时出现分层问题的优点。该半导体器件及电子装置具体类似的优点。

【技术实现步骤摘要】
密封环结构、半导体器件及电子装置
本专利技术涉及半导体
，具体而言涉及一种密封环结构、半导体器件及电子装置。
技术介绍
在半导体制造工艺中，通过光刻、刻蚀以及沉积等工艺可以在半导体衬底上形成包括半导体有源器件以及设置在器件上的互连结构的半导体芯片。通常，在一个晶圆上可以形成多个芯片，最后再将这些芯片从晶圆上切割下来，进行封装工艺，形成集成电路区。在切割芯片的过程中，切割刀所产生的应力会对芯片的边缘造成损害，甚至会导致芯片发生崩塌。现有为了防止芯片在切割时受到损伤，在芯片的有源器件区域外围设置密封环，该密封环可以阻挡切割刀产生的应力造成有源器件区域不想要的应力破裂，并且芯片密封环可以阻挡水汽渗透例如含酸物质、含碱物质或污染源的扩散造成的化学损害。一般密封环由介电层和金属层交错堆栈构成，且上述金属层利用穿过上述介电层的介层孔做内部互连，并且在各介电层之间形成有蚀刻停止层。。此外，随着技术的发展，在现今的半导体技术中，越来越多采用双重芯片密封环来解决更严重的破裂问题，即在集成电路区外围设置包围集成电路区的内密封环和包围所述内密封环的外密封环。虽然这些结构可以防止芯片切割时破裂，但是在实际应用中发现，在技术进入0.11um节点之后，一些产品在激光切割时出现分层问题，尤其是顶部金属层与氮化硅薄膜出现分层，并且在介层孔密集且堆叠时，这一现象更严重。如图1A和图1B中圆圈所示，示出了层间介电层中氮化硅薄膜分层问题，这会对产品的性能以及可靠性等造成影响，严重的甚至会影响产品的良率。因此，需要提出一种新的密封环结构、半导体器件以及电子装置，以至少部分地解决上述问题。专利
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提出一种新的密封环结构，其可以减少甚至避免氮化硅分层问题。为了克服目前存在的问题，本专利技术一方面提供一种密封环结构，包括围绕集成电路区设置的第一密封环，所述第一密封环包括多层层叠设置的介质层，以及设置于所述介质层中并与所述介质层齐平的金属层，在所述介质层中还设置有填充有导电材料的介层孔，用于实现各层金属层之间的连接，其中，所述介层孔错位排布以使在水平方向和/或垂直方向上相邻的所述介层孔不处于对齐位置上。进一步地，每层所述介质层中包括多列沿第一方向布置的所述介层孔，且相邻两列所述介层孔错位排布。进一步地，每层所述介质层中包括多行沿第二方向布置的所述介层孔，且相邻两行所述介层孔错位排布。进一步地，在垂直方向上至少上下相邻的所述介层孔错位排布。进一步地，还包括围绕所述第一密封环设置的第二密封环，所述第二密封环包括多层层叠设置的介质层，以及设置于所述介质层中并与所述介质层齐平的金属层。进一步地，在各层所述介质层之间设置有蚀刻停止层。进一步地，所述蚀刻停止层为氮化硅层。根据本专利技术的密封环结构,通过使介层孔错位排布，使得在相同面积中，相邻介层孔之间的距离增大，且在水平方向和/或垂直方向上相邻介层孔不处于对齐位置，这样不易形成堆叠状介层孔，减小了应力，可以防止后续切割时出现氮化硅分层问题。本专利技术又一方面提供一种半导体器件，其包括半导体衬底，在所述半导体衬底上形成有集成电路区，在所述集成电路区外部形成有围绕所述集成电路区的如上所述的密封环结构。本专利技术提出的半导体器件，由于具有上述密封环结构应力减小，可以避免在切割时出现分层问题，因而具有高可靠性。本专利技术再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。本专利技术提出的电子装置，由于具有上述半导体器件具有可靠性高的优点，因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A和图1B示出SiN分层问题的半导体器件的SEM照片；图2示出了目前一种密封环的俯视示意图；图3示出了图2所示密封环结构内环和外环每层的布图设计的示意图；图4示出图2所示密封环结构内环的剖视图；图5示出了根据本专利技术一实施方式的密封环结构的内环Y方向上的布图设计的示意图；图6示出了根据本专利技术一实施方式的密封环结构的内环Z方向上布图设计的示意图；图7示出了根据本专利技术一实施方式的密封环结构的内环X方向上布图设计的示意图；图8示出了根据本专利技术一实施方式的电子装置的结构示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合为了彻底理解本专利技术，将在下列的描述中提出详细的结构及步骤，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还本文档来自技高网...

【技术保护点】
一种密封环结构，包括围绕集成电路区设置的第一密封环，其特征在于，所述第一密封环包括多层层叠设置的介质层，以及设置于所述介质层中并与所述介质层齐平的金属层，在所述介质层中还设置有填充有导电材料的介层孔，用于实现各层金属层之间的连接，其中，所述介层孔错位排布以使在水平方向和/或垂直方向上相邻的所述介层孔不处于对齐位置上。

【技术特征摘要】
1.一种密封环结构，包括围绕集成电路区设置的第一密封环，其特征在于，所述第一密封环包括多层层叠设置的介质层，以及设置于所述介质层中并与所述介质层齐平的金属层，在所述介质层中还设置有填充有导电材料的介层孔，用于实现各层金属层之间的连接，其中，所述介层孔错位排布以使在水平方向和/或垂直方向上相邻的所述介层孔不处于对齐位置上。2.根据权利要求1所述的密封环结构，其特征在于，每层所述介质层中包括多列沿第一方向布置的所述介层孔，且相邻两列所述介层孔错位排布。3.根据权利要求1所述的密封环结构，其特征在于，每层所述介质层中包括多行沿第二方向布置的所述介层孔，且相邻两行所述介层孔错位排布。4.根据权利要求1所述的密封环结构，其特征在于，在垂直方向上至少上下相...

【专利技术属性】
技术研发人员：宋春，钟怡，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31