电子组件的系统级封装技术方案

本发明专利技术公开了一种电子组件的系统级封装，芯片以封装胶体包裹，第一电路重新分配层直接制作于封装胶体的底侧；第二电路重新分配层直接制作于第一电路重新分配层的底侧；第一电路重新分配层以第一组倒T型金属，电性耦合至芯片的底侧金属；第二电路重新分配层以第二组倒T型金属，电性耦合至第一电路重新分配层的底侧金属。本发明专利技术整个封装内部不使用焊锡球于的电性组件之间，也不使用中介层(interposer)于芯片和封装基材之间，不使用独立的系统板(system board)，不使用独立的封装基材(discrete package substrate)，也不使用独立的底部填充材料(underfill)。

System level packaging of electronic components

The invention discloses a system in package of electronic components and chip to package colloid package, the bottom side of the first circuit redistribution layer directly produced in the package body; the second circuit redistribution layer directly produced in the first circuit redistribution layer bottom side; the first circuit re distribution layer to the first set of inverted T type metal. The bottom side of the metal electrically coupled to the chip; the second circuit re distribution layer with second sets of inverted T type metal, electrically coupled to the first circuit redistribution bottom side of the metal layer. Between the electrical components of the package of the invention does not use the solder balls on the inside, also do not use the intermediary layer (interposer) between the chip and package substrate, without the use of independent board system (system board), the package substrate without the use of independent (discrete package substrate), do not use independent underfill materials (underfill).

【技术实现步骤摘要】
电子组件的系统级封装
本专利技术涉及一种电子封装系统，特别是一种系统级的电子封装系统(systeminpackage,SiP)。
技术介绍
图1显示一个习知技艺。图1显示芯片101、102设置于一个传统的电子系统封装的顶侧，三组焊锡球141、142、143被使用于该系统封装之中，分别电性耦合两个独立组件。复数个第一组焊锡球141电性耦合芯片101、102至独立的硅中介层(siliconinterposer)11，第二组复述个焊锡球142电性耦合硅中介层11至独立的封装基材(packagesubstrate)12，第三组复数个焊锡球143电性耦合封装基材12至独立的系统板(systemboard)13。复数个输出/输入(I/O)焊垫103设置于芯片101、102的底侧，硅中介层11具有核心硅基材110，复数个纵向导通金属(throughsiliconvia,TSV)171穿过核心硅基材110，作为上层电路重新分配层(redistributionlayer,RDL)111和下层电路重新分配层(RDL)112之间的电性耦合；上层电路重新分配层111设置于核心硅基材110的顶部，下层电路重新分配层112设置于核心硅基材110的底部。复数个第一组焊锡球141设置于芯片的I/O焊垫103与上层电路重新分配层RDL111之间。封装基材12设置于硅中介层11的下方，封装基材12具有核心基材120，核心基材120系由层压板(laminates)与预浸材料(prepregs)所构成。复数个层压板纵向导通金属(throughlaminatevia,TLV)172，穿过核心基材120。上层电路重新分配层RDL121设置于在核心基材120的顶侧，下层电路重新分配层RDL122设置于核心基材120的底侧。第二组复数个焊锡球142设置于硅中介层11与封装基材12之间，层压板纵向导通金属TLV172设置于上层电路重新分配层RDL121和下层电路重新分配层122之间。系统板13设置于封装基材12的底部，系统板13有一个由层压板和预浸材料所构成的的核心基材130，复数个层压板纵向导通金属(TLV)173，穿过核心基材130，上层电路重新分配层RDL131设置于核心基板130的顶侧，下层电路重新分配层RDL132设置于核心基材130的底侧，第三组复数个焊锡球154设置于封装基材12和系统板13之间，层压板纵向导通金属(TLV)173电性耦合上层电路重新分配层RDL131与下层电路重新分配层RDL132。第一底部填充材料151被填充到芯片101,102和硅中介层11的空间中，第二底部填充材料152填充到硅中介11和封装基材12之间的空间中，第三底部填充材料153填充到封装基材12和系统板13之间的空间中。习知技艺使用三组复数个焊锡球141、142、143作为独立组件之间的电性耦合，用以联接相邻堆栈的两个电气组件。习知技艺还采用了独立的硅中介层11作为芯片101、102和封装基材12之间的电性耦合。习知技艺也采用了独立的系统板13，且以第三组复数个焊锡球154作为封装基材12和系统板13之间的电性耦合。习知技艺进一步采用了三组底部填充材料151、152、153，用于填充增强乡堆栈的两个独立的电气组件的可靠性。习知技艺是一个庞大复杂的多个独立组件相互连接的电子系统，不但制程复杂且可靠度降低。今日，响应于电子产品的轻、薄、短、小的消费需求，一个新的可靠的电子系统需求一直都被研发人员所渴望开发的。
技术实现思路
针对现有技术的上述不足，根据本技术的实施例，希望提供一种结构简化、可靠性提高，不必使用独立的焊锡球(discretesolderball)、中介层(discreteinterposer)、封装基材(discretepackagesubstrate)、底部填充材料(underfill)和系统电路板(discretesystemcircuitboard)等电子组件(discreteelectronicelements)的系统级封装(SIP)。根据实施例，本专利技术提供的一种电子组件的系统级封装，其创新点在于，包括至少一个芯片、封装胶体、第一重新分配电路和第二重新分配电路，芯片具有复数个输入/输出焊垫；封装胶体包裹于芯片外部；第一重新分配电路依据第一设计准则制作，设置于封装胶体的底侧；第一重新分配电路具有第一上层倒T型金属以及第一下层倒T型金属；经由第一上层倒T型金属电性耦合至芯片的输入/输出焊垫；第一重新分配电路向下扇出，使得第一下层倒T型金属具有一个密度低于第一上层倒T型金属；第二重新分配电路依据第二设计准则制作，设置于第一重新分配电路的底侧；第二重新分配电路具有第二上层倒T型金属与第二下层倒T型金属；第二重新分配电路向下扇出，使得第二下层倒T型金属具有一个密度低于第二上层倒T型金属；第二重新分配电路经由第二上层倒T型金属电性耦合至第一重新分配电路的第一下层倒T型金属的底侧；第二重新分配电路的任一导线的粗度与宽度，大于第一重新分配电路的任一导线的粗度与宽度。根据实施例，本专利技术提供的一种电子组件的系统级封装方法，包括如下步骤：准备至少一个芯片；使用封装胶体包裹所述之至少一个芯片；制作第一重新分配电路于封装胶体下方；制作第二重新分配电路于第一重新分配电路下方，制作完成系统级封装，其中：第一重新分配电路设置于封装胶体的底侧；第一重新分配电路具有第一上层倒T型金属与第一下层倒T型金属；经由第一上层倒T型金属电性耦合至芯片的输入/输出端(输入/输出焊垫)；第一重新分配电路向下扇出，使得第一下层倒T型金属具有一个密度低于第一上层倒T型金属；第二重新分配电路设置于第一重新分配电路的底侧；第二重新分配电路具有第二上层倒T型金属与第二下层倒T型金属；第二重新分配电路向下扇出，使得第二下层倒T型金属具有一个密度低于第二上层倒T型金属；第二重新分配电路经由第二上层倒T型金属电性耦合至第一重新分配电路的第一下层倒T型金属；第二重新分配电路的任一导线的粗度与宽度，大于第一重新分配电路的任一导线的粗度与宽度。相对于现有技术，本专利技术提供的一种电子组件的系统级封装，芯片以封装胶体包裹，第一电路重新分配层直接制作于封装胶体的底侧；第二电路重新分配层直接制作于第一电路重新分配层的底侧；第一电路重新分配层以第一组倒T型金属电性耦合至芯片的底侧金属；第二电路重新分配层以第二组倒T型金属电性耦合至第一电路重新分配层的底侧金属。整个封装内部不使用焊锡球于的电性组件之间，也不使用中介层(interposer)于芯片和封装基材之间，不使用独立的系统板(systemboard)，不使用独立的封装基材(discretepackagesubstrate)，也不使用独立的底部填充材料(underfill)。附图说明图1显示一个习知技艺的结构示意图。图2显示本专利技术的第一实施例的结构示意图。图3A～3C显示本专利技术第一实施例的制程图。图4显示本专利技术的第二实施例的结构示意图。图5显示本专利技术的第三实施例的结构示意图。图6显示本专利技术的第四实施例的结构示意图。图7显示图6的一个应用实施例的俯视图。图8显示本专利技术的第五实施例的结构示意图。图9显示图8的一个应用实施例的顶视图。其中：101、102为芯片；本文档来自技高网...

【技术保护点】
一种电子组件的系统级封装，其特征是，包括至少一个芯片、封装胶体、第一重新分配电路和第二重新分配电路，芯片具有复数个输入/输出焊垫；封装胶体包裹于芯片外部；第一重新分配电路依据第一设计准则制作，设置于封装胶体的底侧；第一重新分配电路具有第一上层倒T型金属以及第一下层倒T型金属；经由第一上层倒T型金属电性耦合至芯片的输入/输出焊垫；第一重新分配电路向下扇出，使得第一下层倒T型金属具有一个密度低于第一上层倒T型金属；第二重新分配电路依据第二设计准则制作，设置于第一重新分配电路的底侧；第二重新分配电路具有第二上层倒T型金属与第二下层倒T型金属；第二重新分配电路向下扇出，使得第二下层倒T型金属具有一个密度低于第二上层倒T型金属；第二重新分配电路经由第二上层倒T型金属电性耦合至第一重新分配电路的第一下层倒T型金属的底侧；第二重新分配电路的任一导线的粗度与宽度，大于第一重新分配电路的任一导线的粗度与宽度。

【技术特征摘要】
2015.11.03 US 14/931,0441.一种电子组件的系统级封装，其特征是，包括至少一个芯片、封装胶体、第一重新分配电路和第二重新分配电路，芯片具有复数个输入/输出焊垫；封装胶体包裹于芯片外部；第一重新分配电路依据第一设计准则制作，设置于封装胶体的底侧；第一重新分配电路具有第一上层倒T型金属以及第一下层倒T型金属；经由第一上层倒T型金属电性耦合至芯片的输入/输出焊垫；第一重新分配电路向下扇出，使得第一下层倒T型金属具有一个密度低于第一上层倒T型金属；第二重新分配电路依据第二设计准则制作，设置于第一重新分配电路的底侧；第二重新分配电路具有第二上层倒T型金属与第二下层倒T型金属；第二重新分配电路向下扇出，使得第二下层倒T型金属具有一个密度低于第二上层倒T型金属；第二重新分配电路经由第二上层倒T型金属电性耦合至第一重新分配电路的第一下层倒T型金属的底侧；第二重新分配电路的任一导线的粗度与宽度，大于第一重新分配电路的任一导线的粗度与宽度。2.如权利要求1所述之电子组件的系统级封装，其特征是，所述之倒T型金属由剖面图观察为一次成型，上端纵向金属与下端横向金属之间没有分隔线。3.如权利要求1所述之电子组件的系统级封装，其特征是，所述之封装胶体的顶表面与芯片的顶表面为共平面。4.如权利要求1所述之电子组件的系统级封装，其特征是，进一步包含第一介电层、第二介电层和复数个第一组金手指，第一介电层埋设所述之第一重新分配电路，构成第一电路重新分配层；第二介电层埋设所述之第二重新分配电路，构成第二电路重新分配层；复数个第一组金手指设置于第二介电层的底部。5.如权利要求4所述之电子组件的系统级封装，其特征是，进一步包含延伸单元和第二组复数个金手指，延伸单元系第二电路重新分配层延伸超出封装胶体的一个对应的侧边所构成；第二组复数个金手指设置于所述之延伸单元的顶侧。6.如权利要求5所述之电子组件的系统级封装，其特征是，进一步包含软性电路板单元和第三组复数个金手指，第三组复数个金手指设置于所述之软性电路板单元；第三组复数个金手指对应于所述之复数个第一组金手指，且适于电性耦合至复数个第一组金指。7.如权利要求5所述之电子组件的系统级封装，其特征是，进一步包含复数个底部金属垫，所述之复数个底部金属垫设置于第二重新分配电路的底侧...

【专利技术属性】
技术研发人员：胡迪群，
申请(专利权)人：胡迪群，
类型：发明
国别省市：中国台湾,71