一种基于钛掺杂的高质量氧化硅薄膜及其制备方法技术

本发明专利技术提供一种基于钛掺杂的高质量氧化硅薄膜及其制备方法，所涉及到的器件包括但不限于MOS器件与双极型晶体管。通过在栅氧或者埋氧中掺入钛杂质，可以削弱氧空位与氢杂质的结合，并伴随着抑制了质子的释放，最终同时抑制SiO

High quality silicon oxide film based on titanium doping and preparation method thereof

The invention provides a titanium doped high quality silicon oxide film and a preparation method thereof, and the devices involved include, but are not limited to, MOS devices and bipolar transistors. By incorporation of titanium impurities in gate oxygen or embedded oxygen, it can weaken the binding of oxygen vacancies to hydrogen impurities and inhibit the release of protons and ultimately inhibit SiO

【技术实现步骤摘要】
一种基于钛掺杂的高质量氧化硅薄膜及其制备方法
本专利技术属于元器件制备领域，具体涉及一种基于钛掺杂的高质量氧化硅薄膜及其制备方法。
技术介绍
氧化硅（SiO2）常被用作栅氧或者埋氧而广泛地应用于集成电路中。但是，在实际使用过程中，往往会发现SiO2中存在着电荷，并在SiO2/Si界面上形成界面态。具体地，在电场或者激光作用下，会在氧化硅中注入载流子。在正向偏压下，注入的电子从氧化层漂移到栅极；留下的空穴将在电场作用下，以较慢的迁移速度在SiO2中迁移。当空穴到达Si/SiO2界面附近靠近SiO2一侧时，被氧空位陷阱所俘获而成为正空间电荷。另外，一部分俘获了空穴的氧空位进一步与氧化硅中的氢原子结合，而释放出质子；质子在空间电场的作用下得到加速，轰击SiO2/Si界面上的Si-H键，进而产生悬挂键，即产生SiO2/Si界面态。SiO2/Si界面态与SiO2中的电荷都会对器件的电学性能产生不利的影响。例如，界面态与SiO2中的电荷就会引起金属-氧化物-半导体（MIS）器件阈值电压的偏移。与此同时，界面态会作为载流子的复合中心，导致漏电流的增加，从而增加了MIS器件低频下的噪声信号。在双极型晶体管中，埋氧中与埋氧/半导体界面上同样分别存在着电荷与界面态，导致基极漏电流的增加，从而导致增益系数的显著降低，最终使得集成电路的失效。随着器件特征线宽的进一步减小，界面态与SiO2中电荷等缺陷对器件性能的影响将变得尤为显著。因此，有必要同时抑制SiO2/Si界面态与SiO2中电荷的形成，以此提高硅基器件的电学性能及其恶劣环境下使用的稳定性。为此，国内外的科学与产业界提出了通过Al、Cr、O、Si等离子注入工艺，在氧化硅中实现杂质掺杂。研究发现，Al、Cr、O、Si等杂质离子都可以不同程度的降低氧化硅中的净电荷浓度（Not），并将其归因于杂质离子注入在氧化硅中引入的电子俘获陷阱所导致的负电荷，但是对界面态的形成则几乎没有影响。显然，为了显著地提升硅基器件的电学性能，需要同时抑制SiO2/Si界面态与SiO2中电荷的形成。基于上述原因，Al、Cr、O、Si等离子注入并不能有效地满足硅基器件电学性能及其使用稳定性的需求。由于钛（Ti）原子与氢原子能够强有力的结合，Ti原子及其相关化合物被广泛地用作贮氢材料而用于燃料电池中。基于此，本专利技术创造性的提出在氧化硅中掺入Ti杂质。通过Ti杂质俘获H原子或分子，有效地抑制氧空位与氢杂质之间的结合，进而抑制其反应产物-质子的释放，从而削弱质子与Si/SiO2界面处Si-H键之间的反应，由此降低SiO2/Si界面态的形成。另一方面，Ti离子可以作为电子俘获陷阱，促进氧化硅中负电荷的形成，进而降低氧化硅中的电荷浓度。围绕以上所述的研究思路，本专利技术提出一种基于钛掺杂的新型高质量氧化硅制备技术。
技术实现思路
本专利技术为解决上述技术问题，提供一种基于钛掺杂的高质量氧化硅薄膜及其制备方法，基于相对于氧空位而言，钛杂质更容易与氢原子结合，由此抑制了氧空位-氢复合体的形成，该方法可以同时抑制SiO2/Si界面态与SiO2中电荷形成，克服以往Al、Cr、O、Si等掺杂只能降低SiO2中电荷形成的不足，进而显著提高元器件的电学性能及其恶劣使用环境下的稳定性。本专利技术的技术方案如下：一种基于钛掺杂的高质量氧化硅制备方法，其特征在于：（1）选取单晶硅片作为衬底；（2）以纯氧作保护气氛，利用干氧或湿氧氧化工艺在硅片表面生长SiO2薄膜；（3）在步骤（2）生长的SiO2薄膜表面生长钛薄膜，钛薄膜的厚度为10-50nm；（4）利用氩气作为保护气氛，将生长有钛薄膜后的硅片在850-1150°C下接受后续退火。作为优选，步骤（1）中所述的硅片导电类型是n型或者p型，电阻率为0.1-50Ω.cm。作为优选，步骤（2）中所述的热氧化温度为900-1250°C，SiO2薄膜的厚度为30-300nm。步骤（4）中所述的后续退火工艺，目的在于两个方面：一方面，通过在氩气中高温退火，可以有效的降低氧空位的浓度，进而提高元器件的电学性能及其恶劣使用环境下的稳定性；另一方面，高温退火使得钛杂质扩散进入到氧化硅中，实现氧化硅中的钛掺杂。相对于氧空位，钛杂质更容易与氢原子结合，由此抑制了氧空位-氢复合体的形成，同时伴随着抑制了质子的释放。质子的释放被削弱，相应地，也削弱了质子对SiO2/Si界面上的Si-H键的轰击，由此抑制了SiO2/Si界面态的形成。通过上述方法，可以制备得到的氧化硅薄膜，该氧化硅薄膜中钛杂质浓度在1015/cm3以上。本专利技术的有益效果为：本专利技术利用这种钛掺杂的氧化硅作为栅氧或者埋氧层，可以显著的降低SiO2/Si界面态与SiO2中电荷的形成，进而提高MOS、BJT等元器件的电学性能及其恶劣使用环境下的稳定性；这种栅氧制备方法与集成电路制备工艺相兼容，可以在大规模集成电路中得到推广使用。附图说明图1是本专利技术的制备流程示意图。具体实施方式本专利技术在原有的SiO2薄膜生长工艺基础上进行改进，目的在于提高元器件的电学性能及其恶劣使用环境下的稳定性，原理如下：通过在SiO2薄膜生长上生长钛薄膜，再经过后续高温退火后使得钛杂质扩散进入到氧化硅中，实现氧化硅中的钛掺杂。相对于氧空位，钛杂质更容易与氢原子结合，由此抑制了氧空位-氢复合体的形成，同时伴随着抑制了质子的释放。质子的释放被削弱，相应地，也削弱了质子对SiO2/Si界面上的Si-H键的轰击，进而抑制了SiO2/Si界面态的形成。现举例说明具体的实施步骤，对本专利技术不构成任何限制。实施例1（1）选取晶向为<100>、电阻率为10Ω.cm的p型硅；（2）以纯氧作保护气氛，利用湿氧氧化工艺在步骤（1）所述的硅片表面上生长SiO2薄膜，所采用的热氧化温度为900°C，得到的氧化硅厚度为30nm；（3）在步骤（2）所述的氧化硅表面生长10nm厚的钛薄膜；（4）利用氩气作为保护气氛，将步骤（3）所述的硅片在850°C下接受后续退火。步骤（4）中所述的后续退火工艺，目的在于两个方面：一方面，通过氩气下的高温退火，降低氧空位的浓度，提高硅基器件的电学性能及其恶劣环境下使用的稳定性；另一方面，高温退火使得钛杂质扩散进入到氧化硅中，实现氧化硅中的钛掺杂，进而削弱氧空位与氢的结合，最终同时抑制SiO2/Si界面态与SiO2中电荷的形成，提高器件的电学性能及其恶劣使用环境下的稳定性。实施例2（1）选取晶向为<100>、电阻率为50Ω.cm的n型硅；（2）以纯氧作保护气氛，利用湿氧氧化工艺在步骤（1）所述的硅片表面上生长SiO2薄膜，所采用的热氧化温度为1250°C，得到的氧化硅厚度为300nm；（3）在步骤（2）所述的氧化硅表面生长50nm厚的钛薄膜；（4）利用氩气作为保护气氛，将步骤（3）所述的硅片在1150°C下接受后续退火。实施例3（1）选取晶向为<100>、电阻率为0.1Ω.cm的p型硅；（2）以纯氧作保护气氛，利用湿氧氧化工艺在步骤（1）所述的硅片表面上生长SiO2薄膜，所采用的热氧化温度为1250°C，得到的氧化硅厚度为300nm；（3）在步骤（2）所述的氧化硅表面生长50nm厚的钛薄膜；（4）利用氩气作为保护气氛，将步骤（3）所述的硅片在1150°C本文档来自技高网...

【技术保护点】
一种基于钛掺杂的高质量氧化硅薄膜，其特征在于：所述氧化硅薄膜中钛杂质浓度在10

【技术特征摘要】
1.一种基于钛掺杂的高质量氧化硅薄膜，其特征在于：所述氧化硅薄膜中钛杂质浓度在1015/cm3以上。2.一种基于钛掺杂的高质量氧化硅薄膜的制备方法，其特征在于包括以下步骤：（1）选取单晶硅片作为衬底；（2）以纯氧作保护气氛，利用干氧或湿氧氧化工艺在硅片表面生长SiO2薄膜；（3）在步骤（2）生长的SiO2薄膜表面生长钛薄膜，钛薄膜的厚度为10-50nm；（4）利用氩气作为保护气氛，将生长有钛薄膜后的硅片在850-1150°C下接受后续退火。3.根据权利要求2所述的基于钛掺杂的高质量氧化硅薄膜的制备方法，其特征在于：步骤（1）中所述硅片导电类型是n...

【专利技术属性】
技术研发人员：董鹏，宋宇，代刚，冯晓龙，李沫，张健，
申请(专利权)人：中国工程物理研究院电子工程研究所，
类型：发明
国别省市：四川,51