本发明专利技术提供一种大功率平面栅D‑MOSFET结构设计，所述平面栅D‑MOSFET为N‑MOS结构或P‑MOS结构，所述N‑MOS结构的P‑阱结构转角区域为子阶梯构成的阶梯状结构；所述P‑MOS结构的N‑阱结构转角区域为子阶梯构成的阶梯状结构。所述阶梯状结构降低了P‑阱结构和N‑阱结构转角区域的等效界面曲率，从而降低了该区域的最大电场强度，降低D‑MOSFET内部雪崩击穿的可能性，改善D‑MOSFET的可靠性，并提高D‑MOSFET的整体可用性。
The design of MOSFET structure of a large power plane gate D
The present invention provides a structure design of MOSFET high-power planar gate D, the D MOSFET N planargate MOS P structure or MOS structure, ladder structure P wells corner region of the N MOS structure for a step ladder structure; N wells corner area the P domain MOS structure for a ladder. The ladder structure reduces the equivalent interface curvature P well structure and well structure N corner area, thereby reducing the maximum electric field strength in the region, reducing the possibility of D MOSFET internal avalanche breakdown, improve reliability of D MOSFET, and improve the overall D MOSFET availability.
【技术实现步骤摘要】
一种大功率平面栅D-MOSFET结构设计
本专利技术属于大功率半导体
，具体涉及一种针对宽禁带材料大功率平面栅D-MOSFET的结构设计。
技术介绍
新型宽禁带半导体材料如碳化硅和氮化镓等可大幅提高半导体器件性能，但同时在器件设计和工艺上也带来诸多挑战。宽禁带材料MOSFET(如碳化硅MOSFET)是一种高性能大功率可控开关功率半导体器件，具有关断状态下漏电流小、开通状态下导通损耗低、开关速度快、工作频率高、最高运行温度高等优点。采用宽禁带材料MOSFET可使变频器开关频率提升，整体损耗降低，并可降低对电容等储能元件的需求，达到降低变频器成本并提高性能的优势。目前宽禁带材料大功率MOSFET主要有两种门级结构：平面门级的平面栅D-MOS结构，对应D-MOSFET器件，以及垂直门级的槽栅T-MOS结构，对应T-MOSFET。在现有技术条件下，D-MOS结构的制造工艺相对T-MOS结构的制造工艺更为简单成熟，制造成本相对更低，并且最终器件良品率更高。高性能宽禁带材料MOSFET内部在阻断高电压状态下会产生高强度电场，其中电场最强处在器件内部反向偏置的P-N结界面区域。MOSFET有N型沟道的N-MOS结构和P型沟道的P-MOS结构。对于N型沟道的N-MOS结构这一界面为反向偏置的N-漂移区/P-阱结，对于P型沟道的P-MOS结构这一界面为反向偏置的N-阱/P-漂移区结。常用的大功率半导体为N-MOS结构，受宽禁带材料中掺杂原子不易扩散的限制，现有设计和制造工艺在形成P-阱区域时实现P-阱结构转角区域曲率较大。这一大曲率转角在D-MOSFET阻断高电压时会进一步提高P-阱转角区域的电场强度，整个器件内部的最大强度电场会在这个区域产生。器件内部过高的电场强度使得器件内部发生雪崩击穿的可能性更高，对D-MOSFET的可靠性会带来负面影响。传统解决方案为减小相邻P-阱的间距，但这一方案会对D-MOSFET的通态性能带来负面影响，使得D-MOSFET导通阻抗提高，增加发热并降低可靠性。若需要达到同样的导通阻抗，D-MOSFET芯片面积需要增加，则同样电压电流等级的芯片成本将提高。同样的，对于P-MOS也存在这样的问题。另一理论上的解决方法是降低P-阱的深度(或称厚度)，但降低深度并不具备实用性。其原因为P-阱深度受到N+源区域限制，降低P-阱深度会使得在阻断高电压状态下N+源区域的电子更容易扩散至耗尽区，提高穿通击穿的可能性，对器件的可靠性有致命的负面影响。
技术实现思路
本专利技术为了解决在不影响D-MOSFET导通性能的前提下降低同样阻断电压下P-阱或N-阱转角区域的最大电场强度的问题，提供一种大功率平面栅D-MOSFET结构设计。为了解决上述问题，本专利技术采用如下技术方案：一种大功率平面栅D-MOSFET结构设计，所述平面栅D-MOSFET为N-MOS结构或P-MOS结构，所述N-MOS结构的P-阱结构转角区域为子阶梯构成的阶梯状结构；所述P-MOS结构的N-阱结构转角区域为子阶梯构成的阶梯状结构。优选地，所述阶梯状结构至少包括2个子阶梯。优选地，所述每个子阶梯的转角曲率相同或不同。优选地，所述子阶梯中位于最下方的子阶梯弧度曲率最小。优选地，所述子阶梯的外轮廓形状相同或不同。优选地，所述子阶梯的外轮廓为弧形、曲线形、折线形或这三类形状的任意组合。优选地，所述子阶梯的数量k需满足[0.5μm*(k-1)]<Wmin；所述Wmin为所述P-阱结构或所述N-阱结构的总深度Wy和总宽度Wx的较小值。优选地，所述子阶梯为深度和宽度均为0.5μm的单一子阶梯。优选地，所述每个子阶梯的深度和/或宽度不同，深度不超过Wy/k，宽度不超过Wx/k。优选地，所述阶梯状结构通过至少两次掩模和/或保护层形成的离子注入窗进行离子注入形成，所述每次离子注入的注入能量不同，较大的离子注入窗配合较小能量的离子注入。本专利技术的有益效果为：大功率平面栅D-MOSFET结构设计，所述平面栅D-MOSFET为N-MOS结构或P-MOS结构，所述N-MOS结构的P-阱结构的转角区域为阶梯状结构；所述P-MOS结构的N-阱结构的转角区域为阶梯状结构。所述阶梯状结构降低了P-阱结构和N-阱结构转角区域的等效界面曲率，从而降低了该区域的最大电场强度，降低D-MOSFET内部雪崩击穿的可能性，改善D-MOSFET的可靠性，并提高D-MOSFET的整体可用性。进一步的，本专利技术所采用的大功率平面栅D-MOSFET结构设计在降低转角区域电场强度时无需减小相邻P-阱的间距，不会提高P-阱临近区域的导通阻抗，不会对D-MOSFET的通态性能带来不利影响；可进一步降低导通状态下P-阱区域的电子路径长度从而降低导通阻抗，提高同样电压等级下D-MOSFET的可用导通电流密度及浪涌电流性能，并提高晶圆利用率。附图说明图1是本专利技术实施例1的现有技术中的D-MOSFET结构示意图。图2是本专利技术实施例1的大功率平面栅D-MOSFET结构设计示意图。图3-1是本专利技术实施例1的又一种大功率平面栅D-MOSFET结构设计示意图。图3-2是本专利技术实施例1的再一种大功率平面栅D-MOSFET结构设计示意图。图4是本专利技术实施例2的大功率平面栅D-MOSFET的结构设计的结构示意图。图5是本专利技术实施例3的大功率平面栅D-MOSFET的结构设计的结构示意图。图6-1是本专利技术实施例4的一种大功率平面栅D-MOSFET的结构设计的结构示意图。图6-2是本专利技术实施例4的又一种大功率平面栅D-MOSFET的结构设计的结构示意图。其中1-P-阱，2-P-阱转角区，3-N+源区，4-源级，5-门级，6-绝缘层，7-N-漂移区，8-漏级，9-1、9-2、9-3、9-4、9-5均为掩模，10-离子注入时的角度。具体实施方式下面结合附图通过具体实施例对本专利技术进行详细的介绍，以使更好的理解本专利技术，但下述实施例并不限制本专利技术范围。另外，需要说明的是，下述实施例中所提供的图示仅以示意方式说明本专利技术的基本构思，附图中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形状、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。实施例1如图1所示，是现有技术中的D-MOSFET结构。本实施例中，图1所示平面栅D-MOSFET为N-MOS结构，其中1-P-阱，2-P-阱转角区，3-N+源区，4-源级，5-门级，6-绝缘层，7-N-漂移区，8-漏级。D-MOSFET器件在阻断高电压时，如图1所示的N-漂移区/P-阱形成的P-N结为反向偏置，在N-漂移区/P-阱界面附近产生很高强度的电场。这一电场在P-N结界面曲率大的区域增大，在D-MOSFET中最大强度电场在N-漂移区/P-阱界面的P-阱转角区2出现。目前普遍使用的宽禁带材料D-MOSFET设计中P-阱1区域由单一掩模进行离子注入。由于所使用宽禁带材料掺杂原子扩散率受限，最终形成的P-阱转角区2会出现局部大曲率。在D-MOSFET阻断电压时该大曲率转角区域会形成很高强度的电场，这一电场尤其在高温条件下更易形成雪崩击穿，对D-MOSFET的可靠性产生负面影响。如图2所示，是本实施例的大功率平面栅D-MOSFET结构设计。基本文档来自技高网...
【技术保护点】
一种大功率平面栅D‑MOSFET结构设计，所述平面栅D‑MOSFET为N‑MOS结构或P‑MOS结构，其特征在于，所述N‑MOS结构的P‑阱结构转角区域为子阶梯构成的阶梯状结构；所述P‑MOS结构的N‑阱结构转角区域为子阶梯构成的阶梯状结构。
【技术特征摘要】
1.一种大功率平面栅D-MOSFET结构设计，所述平面栅D-MOSFET为N-MOS结构或P-MOS结构，其特征在于，所述N-MOS结构的P-阱结构转角区域为子阶梯构成的阶梯状结构；所述P-MOS结构的N-阱结构转角区域为子阶梯构成的阶梯状结构。2.如权利要求1所述的大功率平面栅D-MOSFET结构设计，其特征在于，所述阶梯状结构至少包括2个子阶梯。3.如权利要求1所述的大功率平面栅D-MOSFET结构设计，其特征在于，所述每个子阶梯的转角曲率相同或不同。4.如权利要求1所述的大功率平面栅D-MOSFET结构设计，其特征在于，所述子阶梯中位于最下方的子阶梯弧度曲率最小。5.如权利要求1所述的大功率平面栅D-MOSFET结构设计，其特征在于，所述子阶梯的外轮廓形状相同或不同。6.如权利要求1所述的大功率平面栅D-MOSFET结构设计，其特征在于，所述子阶梯的外...
【专利技术属性】
技术研发人员：张学强，张振中，和巍巍，汪之涵，
申请(专利权)人：深圳基本半导体有限公司，
类型：发明
国别省市：广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。