一种高电源抑制比全CMOS基准电压源制造技术

本发明专利技术公开一种高电源抑制比全CMOS基准电压源，包括基准电压源，该基准电压源包括启动电路、电流源电路和温度补偿电路；启动电路的输出端连接电流源电路的输入端，电流源电路的输出端连接温度补偿电路的输入端，温度补偿电路的输出端形成整个基准电压源的输出端。本发明专利技术利用工作在亚阈值区MOS管的工作特性，产生纳安量级的基准电流，采用共源共栅电流镜，来抑制电源噪声。此外，本发明专利技术不仅具有芯片面积小、功耗低，仅为纳瓦量级；而且具有高电源抑制比，低温漂系数和低电源电压调整率的优点，且没有使用电阻、二极管以及三极管，与标准CMOS工艺兼容，有效的缩小了版图面积，并降低生产成本。

【技术实现步骤摘要】
一种高电源抑制比全CMOS基准电压源
本专利技术涉及集成电路
，具体涉及一种高电源抑制比全CMOS基准电压源。
技术介绍
基准电压源在数模混合电路和模拟混合电路中是一个重要的模块，常常被应用于电压管理芯片、数模转换器(DAC)、模数转换器(ADC)和锁相环(PLL)、低压差线性稳压器(LDO)等电路中，基准电压源为系统提供直流参考电压。高精度、高稳定性的基准电压源是高性能模拟集成电路的必要单元。鉴于具有低温度系数、高电源抑制比、以及能与标准CMOS工艺相兼容等优点，使得CMOS基准电压源电路获得了广泛的研究和应用，它为系统提供一个受电源电压、工艺参数和温度变化影响很小的直流电压或电流，其性能直接影响到了系统的精度和稳定性。随着集成电路系统的进一步复杂化，对于模拟集成电路基本模块，如ADC、DAC、LDO等电路提出了更高的精度及速度要求，这就使得对片内集成的CMOS基准电压源提出了更高的要求。此外，CMOS基准电压源在根据不同的应用需要满足低电源电压、高精度、低功耗、高电源抑制比(PSRR)和低电压调整率(LS)等不同要求。因此，研究设计满足不同性能要求的不同电路结构的CMOS基准电压源具有现实意义和实用价值。
技术实现思路
本专利技术所要解决的技术问题是现有基准电压源版图面积大，功耗高，以及电源抑制比较低的问题，提供一种高电源抑制比全CMOS基准电压源。为解决上述问题，本专利技术是通过以下技术方案实现的：一种高电源抑制比全CMOS基准电压源，包括基准电压源，该基准电压源包括启动电路、电流源电路和温度补偿电路；启动电路的输出端连接电流源电路的输入端，电流源电路的输出端连接温度补偿电路的输入端，温度补偿电路的输出端形成整个基准电压源的输出端；启动电路，帮助基准源摆脱简并偏置点，进入正常工作状态；电流源电路，利用工作在亚阈值区MOS管工作特性，产生纳安量级的基准电流；采用共源共栅电流镜，抑制电源噪声；采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置；温度补偿电路，利用不同的MOS管形成栅源电压差，通过相互调节，得到一个与温度无关的参考电压。上述方案中，形成栅源电压差的MOS管是1.8V的MOS管和3.3V的MOS管。上述方案中，启动电路包括PMOS管M1、M2、M3，NMOS管M4、M5，以及电容C1；PMOS管M1和M3的源极连接到电源VDD；电容C1的下极板和NMOS管M4和M5的源极连接到地GND；PMOS管M1的栅极和漏极与PMOS管M2的源极相连接；PMOS管M2的栅极和漏极、PMOS管M3的栅极、NMOS管M4的栅极与电容C2的上极板相连接；NMOS管M3和M4的漏极与M5的栅极相连接；NMOS管M5的漏极形成启动电路的输出端，并与电流源电路的输入端连接。上述方案中，电流源电路包括PMOS管M6、M7、M11、M12、M15、M16，以及NMOS管M8、M9、M10、M13、M14、M17、M18；PMOS管M6、M11和M15的源极连接到电源VDD；NMOS管M10、M14、M18的源极连接到地GND；PMOS管M6的栅极和漏极、PMOS管M7的源极、PMOS管M11和M15的栅极相连接，形成电流源电路的第一输出端，并与温度补偿电路的第一输入端连接；PMOS管M7的栅极和漏极与NMOS管M8的漏极、PMOS管M12和M16的栅极相连接，形成电流源电路的第二输出端，并与温度补偿电路的第二输入端连接；NMOS管M8的栅极与PMOS管M12的漏极、NMOS管M13的栅极和漏极相连接，形成电流源电路的输入端，并与启动电路的输出端连接；NMOS管M8的源极与NMOS管M9的漏极相连接；NMOS管M9的栅极、NMOS管M14的栅极和漏极与NMOS管M13的源极相连接；NMOS管M9的源极与NMOS管M10的漏极相连接；NMOS管M10、M17和M18的栅极和NMOS管M17的漏极连接到PMOS管M16的漏极；PMOS管M11的漏极与PMOS管M12的源极相连接；PMOS管M15的漏极与PMOS管M16的源极相连接；NMOS管M17的源极与NMOS管M18的漏极相连接。上述方案中，温度补偿电路包括PMOS管M19、M20，NMOS管M21、M22，以及电容C2；PMOS管M19的源极连接到电源VDD；NMOS管M22的源极和电容C2的下极板连接到地GND；PMOS管M19的栅极形成温度补偿电路的第一输入端，并与电流源电路的第一输出端连接；PMOS管M19的漏极与PMOS管M20的源极相连接；PMOS管M20的栅极形成温度补偿电路的第二输入端，并与电流源电路的第二输出端连接；PMOS管M20的漏极与NMOS管M21的漏极和栅极、NMOS管M22的栅极相连接；NMOS管M21的源极、NMOS管M22的漏极与电容C2的上极板相连接，并形成整个基准电压源的输出端Vref。与现有技术相比，本专利技术利用工作在亚阈值区MOS管的工作特性，产生纳安量级的基准电流，采用共源共栅电流镜，来抑制电源噪声。此外，本专利技术不仅具有芯片面积小、功耗低，仅为纳瓦量级；而且具有高电源抑制比，低温漂系数和低电源电压调整率的优点，且没有使用电阻、二极管以及三极管，与标准CMOS工艺兼容，有效的缩小了版图面积，并降低生产成本。附图说明图1为一种高电源抑制比全CMOS基准电压源的原理图。具体实施方式下面结合附图和实施例，详细描述本专利技术的技术方案：一种高电源抑制比全CMOS基准电压源，如图1所示，包括启动电路、电流源和温度补偿电路。启动电路的输出端连接电流源电路的输入端，电流源电路的输出端连接温度补偿电路的输入端，温度补偿电路的输出端形成整个基准电压源的输出端Vref。启动电路，在基准电压源开启时提供电流，使得基准电压源摆脱简并偏置点，进入正常工作状态。在本专利技术优选实施例中，上述启动电路包括PMOS管M1、M2、M3，NMOS管M4、M5和电容C1。其中，M1、M3的源极连接到电源VDD；电容C1的下极板和M4、M5的源极连接到地GND；M1的栅极、漏极与M2的源极相连接；M2的栅极、漏极、M3、M4的栅极与电容C2的上极板相连接；M3、M4的漏极与M5的栅极相连接；M5的漏极与电流源电路中的M8、M13的栅极、M12、M13的漏极相连接。电流源电路，利用工作在亚阈值区MOS管的工作特性，产生电流。采用共源共栅电流镜，抑制电源噪声；采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置；在本专利技术优选实施例中，上述纳电流源电路包括PMOS管M6、M7、M11、M12、M15、M16，NMOS管M8、M9、M10、M13、M14、M17、M18。其中M6、M11、M15的源极连接到电源VDD；M10、M14、M18的源极连接到地GND；M6的栅极、漏极与M7的源极、M11、M15的栅极相连接，并连接到温度补偿电路中M19的栅极；M7的栅极、漏极与M8的漏极、M12、M16的栅极相连接，并连接到温度补偿电路中M20的栅极；M8的栅极与M12的漏极、M13的栅极、漏极相连接，并连接到启动电路中M5的漏极；M8的源极与M9的漏极相连接；M9的栅极、M14的栅极、漏极与M13的源极相连接；M9的本文档来自技高网...

【技术保护点】
一种高电源抑制比全CMOS基准电压源，包括基准电压源，其特征在于：该基准电压源包括启动电路、电流源电路和温度补偿电路；启动电路的输出端连接电流源电路的输入端，电流源电路的输出端连接温度补偿电路的输入端，温度补偿电路的输出端形成整个基准电压源的输出端；启动电路，帮助基准源摆脱简并偏置点，进入正常工作状态；电流源电路，利用工作在亚阈值区MOS管工作特性，产生纳安量级的基准电流；采用共源共栅电流镜，抑制电源噪声；采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置；温度补偿电路，利用不同的MOS管形成栅源电压差，通过相互调节，得到一个与温度无关的参考电压。

【技术特征摘要】
1.一种高电源抑制比全CMOS基准电压源，包括基准电压源，其特征在于：该基准电压源包括启动电路、电流源电路和温度补偿电路；启动电路的输出端连接电流源电路的输入端，电流源电路的输出端连接温度补偿电路的输入端，温度补偿电路的输出端形成整个基准电压源的输出端；启动电路，帮助基准源摆脱简并偏置点，进入正常工作状态；电流源电路，利用工作在亚阈值区MOS管工作特性，产生纳安量级的基准电流；采用共源共栅电流镜，抑制电源噪声；采用工作在线性区的MOS管代替传统基准电压源中的电阻，为基准电压产生电路提供电流偏置；温度补偿电路，利用不同的MOS管形成栅源电压差，通过相互调节，得到一个与温度无关的参考电压。2.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源，其特征在于：形成栅源电压差的MOS管是1.8V的MOS管和3.3V的MOS管。3.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源，其特征在于：启动电路包括PMOS管M1、M2、M3，NMOS管M4、M5，以及电容C1；PMOS管M1和M3的源极连接到电源VDD；电容C1的下极板和NMOS管M4和M5的源极连接到地GND；PMOS管M1的栅极和漏极与PMOS管M2的源极相连接；PMOS管M2的栅极和漏极、PMOS管M3的栅极、NMOS管M4的栅极与电容C2的上极板相连接；NMOS管M3和M4的漏极与M5的栅极相连接；NMOS管M5的漏极形成启动电路的输出端，并与电流源电路的输入端连接。4.根据权利要求1所述的一种高电源抑制比全CMOS基准电压源，其特征在于：电流源电路包括PMOS管M6、M7、M11、M12、M15、M16，以及NMOS管M8、M9、M10、M13、M14、M17、M18；PMOS管M6、M11和M15的源极连接到电源VDD；NMOS管M10、M14、M18的源极...

【专利技术属性】
技术研发人员：岳宏卫，龚全熙，朱智勇，徐卫林，吴超飞，孙晓菲，汤寒雪，邓进丽，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：广西,45