一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法技术

本发明专利技术提供了一种纵向沟道的SiC肖特基栅双极型晶体管，包括N+碳化硅衬底，形成于N+碳化硅衬底表面的发射极接触金属层，形成于N+碳化硅衬底上的P+缓冲层，形成于P+缓冲层上P‑漂移区，形成于P‑漂移区上的P+集电区，形成于P+集电区上的集电极接触金属层；还包括形成于P‑漂移区上的至少两个竖直沟槽，每个沟槽上均形成有肖特基栅金属层。本发明专利技术提供的器件，在P‑漂移区采用纵向沟道JFET器件的沟道结构并以肖特基接触金属做为器件栅极来代替传统IGBT器件的上部结构，器件沟道区宽度为0.5～1.5μm。本发明专利技术器件具有制作工艺简单，成本低和器件电流增益高等优点，可用于开关稳压电源、电能转换、汽车电子以及石油钻井设备等应用。

A longitudinal channel SiC Schottky gate bipolar transistor and method of making the same

The present invention provides SiC Schottky gate bipolar a vertical channel transistor, including N+ silicon carbide substrate is formed on the surface of the silicon carbide substrate N+ emitter contact metal layer, P+ N+ buffer layer is formed on the silicon carbide substrate, formed in the drift region P P+ buffer layer, collector zone formed in P the drift region of P+, P+ formed in the collector region of the collector contact metal layer; also includes at least two vertical grooves formed in the drift region of the P, a Schottky gate metal layer is formed on each channel. The device provided by the invention, the channel structure of longitudinal channel of the JFET device in the P drift region and superstructure with Schottky contact metals as gate devices to replace the traditional IGBT device, the device channel width is 0.5 ~ 1.5 m. The device of the invention has the advantages of simple manufacturing process, low cost and high current gain of the device, and can be used for switching power supply, power conversion, automobile electronic and petroleum drilling equipment, etc..

【技术实现步骤摘要】
一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法
本专利技术属于微电子
，涉及半导体器件，特别是一种基于纵向沟道肖特基栅的碳化硅双极型晶体管及制备方法。
技术介绍
随着电力电子技术的快速发展，大功率半导体器件的需求越来越显著。由于材料的限制，传统的硅器件特性已经到达它的理论极限，碳化硅是最近十几年来迅速发展起来的宽禁带半导体材料，它具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点，能够适用于大功率、高温及抗辐照等应用领域。其中，IGBT(碳化硅绝缘栅双极晶体管)是一种具有MOS电压控制和双极导通调制相结合的器件。它具有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度高的优点，又具有双极功率晶体管的电流密度大、饱和电压低、电流处理能力强的优点。它是可用于需要高压、大电流和高速应用领域的非常理想的功率器件，用途非常广泛。然而，人们逐渐发现，由于栅氧化层的存在MOS器件并不适用于高温、高电场强度领域。为了充分利用SiC材料的优良特性，无需栅氧化层的SiC功率开关器件是非常必要的。设计新型结构避免栅氧化层对器件性能的影响是非常重要的。同时，在保留其电流关断能力大，栅极驱动简单的特性的同时，简化器件结构，降低工艺难度，也是非常有吸引力的。图1为传统的IGBT结构，其中区域1’为发射极接触金属层，区域2’为N+碳化硅衬底2,区域3’为P+缓冲层3，区4’为P-漂移区4，区域5’为P阱，区域6’为N型掺杂区，区域7’为栅极，区域8’为氧化层，区域9’为发射极，器件工作时，栅极施加电压，P阱区靠近表面的部分反型形成导电沟道。栅氧化层的存在引入界面态的影响，降低了器件的迁移率。器件中寄生了pnpn结构，在大电流状态下容易发生闩锁效应，器件不再受栅极控制。相对而言，传统IGBT器件结构较为复杂，生产成本及成品率较低。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术采用肖特基结做栅极的竖直沟道碳化硅肖特基结栅双极型场效应晶体管及制备方法，以避免栅氧化层对器件性能的影响，提高器件的开关性能，避免了闩锁效应的发生，同时也降低了器件的工艺难度，提高了器件的成品率。具体的，本专利技术提供的纵向沟道的SiC肖特基栅双极型晶体管器件，包括N+碳化硅衬底，形成于所述N+碳化硅衬底表面的发射极接触金属层，形成于所述N+碳化硅衬底上的P+缓冲层，形成于所述P+缓冲层上P-漂移区，形成于所述P-漂移区上的P+集电区，形成于所述P+集电区上的集电极接触金属层；还包括形成于所述P-漂移区上的至少两个竖直沟槽，每个所述沟槽上均形成有肖特基栅金属层。优选地，相邻两个肖特基栅金属层之间的区域为导电沟道，所述导电沟道的宽度为0.5～1.5μm。优选地，所述肖特基栅金属层厚度为500nm。优选地，所述沟槽深度为1.8～2.2μm。优选地，所述肖特基栅金属层功函数在3.9eV以下。更优选地，所述肖特基栅金属层的金属为Al合金或LaB6。优选地，所述发射极接触金属层为Ni金属，厚度为500nm，所述N+碳化硅衬底厚度为1～3μm，所述P+缓冲层厚度为1～3μm，所述P-漂移区厚度为15μm，所述P+集电区厚度为0.2-0.4μm，所述集电极接触金属层厚度为500nm。本专利技术还提供了该纵向沟道的SiC肖特基栅双极型晶体管器件的制备方法，包括如下步骤：S1：在N+碳化硅衬底上沉积P+缓冲层；S2：在P+缓冲层上沉积厚度P-漂移区；S3：在P-漂移区上沉积P+集电区；S4：对P+集电区的两侧进行刻蚀，形成竖直沟槽；S5：在P+集电区上沉积集电极接触金属层；S6：在在N+碳化硅衬底背面沉积发射极接触金属层；S7：在两侧沟槽上沉积肖特基栅金属层。优选地，本专利技术提供的制备方法，包括如下步骤：S1：在N+碳化硅衬底上制备厚度为1～3μm、铝离子掺杂浓度为5×1017～1×1018cm-3的P+缓冲层；S2：在P+缓冲层上制备厚度为15～18μm、铝离子掺杂浓度为1×1015～6×1015cm-3的P-漂移区；S3：在P-漂移区上制备厚度为0.2～0.4μm、铝离子掺杂浓度为1×1019-6×1019cm-3的P+集电区；S4：采用ICP刻蚀工艺，对P+集电区的两侧进行刻蚀，形成竖直型沟槽，刻蚀深度为1.8～2.2μm；S5：在P+集电区上沉积500nm的Ni金属，作为集电极的接触金属层；S6：在N+碳化硅衬底背面沉积500nm的Ni金属，作为发射极接触金属层；S7：在两侧沟槽上沉积500nm的Al合金或LaB6金属，形成肖特基栅金属层。更优选地，S1-S3中，所采用的制备方法均为化学气相沉积法，其工艺条件相同，均为外延生长温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。本专利技术提供的碳化硅双极型晶体管器件与现有技术相比，有益效果如下：(1)本专利技术器件所用衬底为N型，降低了器件工艺难度，同时有利于制备特性更为优良的器件；(2)本专利技术器件使用肖特基栅控制器件工作状态，避免了传统IGBT器件栅氧化层问题对器件特性的影响；(3)本专利技术可以通过控制所述的肖特基金属层材料以及对沟槽表面进行处理来控制器件阈值电压。附图说明图1为传统碳化硅绝缘栅双极晶体管结构示意图；图2为本专利技术实施例提供的碳化硅纵向沟道肖特基栅双极晶体管器件的结构示意图；图3为本专利技术实施例提供的碳化硅纵向沟道肖特基栅双极晶体管的制备工艺过程图。具体实施方式为了使本领域技术人员更好地理解本专利技术的技术方案能予以实施，下面结合具体实施例对本专利技术作进一步说明，但所举实施例不作为对本专利技术的限定。本专利技术提供的碳化硅纵向沟道肖特基栅双极晶体管器件结构，如图2所示，具体包括N+碳化硅衬底2，形成于N+碳化硅衬底2表面的发射极接触金属层1，形成于N+碳化硅衬底2上的P+缓冲层3，形成于P+缓冲层3上P-漂移区4，形成于P-漂移区4上的P+集电区5，形成于P+集电区5上的集电极接触金属层6；还包括形成于P-漂移区4上的至少两个竖直沟槽，每个沟槽上均形成有肖特基栅金属层7。其中：发射极接触金属层1为Ni金属，厚度为500nm，N+碳化硅衬底2厚度为1～3μm，P+缓冲层3厚度为1～3μm，P-漂移区4厚度为15μm，P+集电区5厚度为0.2-0.4μm，集电极接触金属层6厚度为500nm；两侧的肖特基栅金属层7之间的区域为导电沟道，导电沟道的宽度为0.5～1.5μm，肖特基栅金属层7厚度为500nm，沟槽深度为1.8～2.2μm，肖特基栅金属层7功函数在3.9eV以下，其选用的金属最好是Al合金或LaB6。该器件结构简化了器件结构，降低了工艺难度，相比现有的器件结构，在P-漂移区采用纵向沟道JFET器件的沟道结构并以肖特基接触金属做为器件栅极来代替传统IGBT器件的上部结构。两个肖特基接触金属层之间的区域为导电沟道，工作时通过栅极施加电压，调节肖特基结耗尽区的宽度，进而控制导电通道的开启和关断，代替了传统结构中栅氧化层与氧化层下的P阱相互作用形成横向导电通道的结构特点及工作方式。避免了栅氧化层带来的界面态问题，而且避免了可能出现的闩锁效应，同时降低了工艺步骤节省了工艺成本；在肖特基接触金属层与沟道区之间的界面进行离子轰击及清洗工艺，以实现预定的肖特基势垒，调本文档来自技高网...

【技术保护点】
一种纵向沟道的SiC肖特基栅双极型晶体管，其特征在于，包括N+碳化硅衬底(2)，形成于所述N+碳化硅衬底(2)表面的发射极接触金属层(1)，形成于所述N+碳化硅衬底(2)上的P+缓冲层(3)，形成于所述P+缓冲层(3)上P‑漂移区(4)，形成于所述P‑漂移区(4)上的P+集电区(5)，形成于所述P+集电区(5)上的集电极接触金属层(6)；还包括形成于所述P‑漂移区(4)上的至少两个竖直沟槽，每个所述沟槽上均形成有肖特基栅金属层(7)。

【技术特征摘要】
1.一种纵向沟道的SiC肖特基栅双极型晶体管，其特征在于，包括N+碳化硅衬底(2)，形成于所述N+碳化硅衬底(2)表面的发射极接触金属层(1)，形成于所述N+碳化硅衬底(2)上的P+缓冲层(3)，形成于所述P+缓冲层(3)上P-漂移区(4)，形成于所述P-漂移区(4)上的P+集电区(5)，形成于所述P+集电区(5)上的集电极接触金属层(6)；还包括形成于所述P-漂移区(4)上的至少两个竖直沟槽，每个所述沟槽上均形成有肖特基栅金属层(7)。2.根据权利要求1所述的纵向沟道的SiC肖特基栅双极型晶体管，其特征在于，相邻两个所述肖特基栅金属层(7)之间的区域为导电沟道，所述导电沟道的宽度为0.5～1.5μm。3.根据权利要求1所述的纵向沟道的SiC肖特基栅双极型晶体管，其特征在于，所述肖特基栅金属层(7)厚度为500nm。4.根据权利要求1所述的纵向沟道的SiC肖特基栅双极型晶体管，其特征在于，所述沟槽深度为1.8～2.2μm。5.根据权利要求1所述的纵向沟道的SiC肖特基栅双极型晶体管，其特征在于，所述肖特基栅金属层(7)功函数在3.9eV以下。6.根据权利要求5所述的纵向沟道的SiC肖特基栅双极型晶体管，其特征在于，所述肖特基栅金属层(7)的金属为Al合金或LaB6。7.根据权利要求1所述的纵向沟道的SiC肖特基栅双极型晶体管，其特征在于，所述发射极接触金属层(1)为Ni金属，厚度为500nm，所述N+碳化硅衬底(2)厚度为1～3μm，所述P+缓冲层(3)厚度为1～3μm，所述P-漂移区(4)厚度为15μm，所述P+集电区(5)厚度为0.2-0.4μm，所述集电极接触金属层(6)厚度为500nm。8.一种纵向沟道的SiC肖特基栅双极型晶体管的制备方法，其...

【专利技术属性】
技术研发人员：宋庆文，刘思成，汤晓燕，元磊，张艺蒙，张玉明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61