驱动电路、对应的集成电路和器件制造技术

一种电路在对供应电容器充电以驱动功率开关时在DC电压供应端子与自举端子之间提供高电压低电压降类二极管传导路径，其中电容器设置在低电压与高电压DC电压之间交替地可切换的输出端子与自举端子之间。在实施例中，电路包括第一晶体管和第二晶体管，诸如LDMOS耗尽晶体管，其中第一晶体管设置在自举端子与DC电压供应端子之间的共源共栅布置中，第二晶体管与感测比较器耦合，感测比较器用于将自举端子处的电压与上述DC电压供应端子处的电压相比较。第一晶体管和第二晶体管具有与DC电压供应端子耦合的公共控制端子以及耦合至自举端子的公共耦合端子。

Driving circuit, corresponding integrated circuit and device

A circuit in the charging of the capacitor to drive the power supply switch in DC voltage supply terminals and bootstrap between terminals provide high voltage and low voltage drop type diode conduction path, the output terminal of the capacitor is arranged alternately can switch between low voltage and high voltage DC voltage between terminals and bootstrap. In an embodiment, the circuit includes a first transistor and a second transistor, such as LDMOS depletion transistor, the first transistor is arranged on a common source between the terminal and the DC terminal voltage supply for the cascade arrangement, the second transistor and the sensing voltage comparator senses a voltage comparator coupled to the bootstrap terminal with the DC the supply voltage at terminals of comparison. The first transistor and the second transistor have a common control terminal coupled to the DC voltage supply terminal and a common coupling terminal coupled to the bootstrap terminal.

【技术实现步骤摘要】
驱动电路、对应的集成电路和器件
本说明书涉及驱动电路。一个或多个实施例可以涉及用于例如在高电压半桥开关电路中使用的驱动电路。
技术介绍
高电压(HV)半桥开关电路可以用在各种应用中，诸如例如电机驱动、用于荧光灯的电子镇流器和供应。这样的半桥电路可以采用跨HV电轨DC电压供应放置的成对的图腾式连接的开关元件(例如功率MOSFET、IGBT、FET和GaN器件)。鉴于各种可能的应用，寻求一种驱动电路的持续改进。
技术实现思路
一个或多个实施例涉及具有以下公开内容中给出的特征的驱动电路。一个或多个实施例还可以涉及对应的集成电路以及对应的器件(例如高电压半桥开关电路)。权利要求形成本文中提供的一个或多个实施例的公开内容的组成部分。一个或多个实施例可以包括用于借助于例如集成的高电压耗尽晶体管实现电容充电的电路，晶体管被控制为用作高电压和超低(前向)电压降二极管。一个或多个实施例可以包括MOS耗尽晶体管(诸如例如横向扩散的金属氧化物半导体或LDMOS)作为这类晶体管。在一个或多个实施例中，这类晶体管可以集成在隔离阱口袋中，该隔离阱口袋在高电压供应与集成电路接地电势之间维持高电压应力。在一个或多个实施例中，等同的自举(bootstrap)二极管电路可以包括第一(例如高电压LDMOS耗尽)晶体管和第二(例如高电压LDMOS耗尽)晶体管，第一晶体管可以用作高电压共源共栅器件，第二晶体管可以用作用于低电压感测比较器的区耦合晶体管，两个晶体管具有公共的漏极、本体和栅极，但是具有不同的源极端子。在一个或多个实施例中，晶体管漏极可以与高侧供应节点耦合，而栅极可以直接与低侧供应节点耦合；与晶体管的本体耦合的本体极化电路可以用于例如在各种应用条件下避免LDMOS的本征双极型晶体管的接通。在一个或多个实施例中，第一晶体管的源极可以借助于低电压开关连接至低侧供应节点，其中这样的开关通过在其中低侧栅极驱动信号为高并且第二晶体管的漏极与低侧电压供应相比为低的阶段期间活动的逻辑信号来控制。附图说明现在参考附图仅作为示例来描述一个或多个实施例，在附图中：图1是半桥开关电路的示意性表示；图2是根据本公开的一个或多个实施例的驱动电路的框图；图3是根据本公开的一个或多个实施例的驱动电路的示例性电路图；以及图4和图5是集成半导体器件中的一个或多个实施例的可能集成的例示。具体实施方式在随后的描述中，说明一个或多个具体细节，目的是提供对实施例的示例的深度理解。可以在没有这些具体细节中的一个或多个的情况下或者在其他方法、组成、材料等的情况下来获得这些实施例。在其他情况下，没有详细说明或描述已知的结构、材料或操作，以免模糊示例的某些方面。本描述的框架中对“实施例”或“一个实施例”的提及意图表示关于该示例描述的特定的配置、结构或特性被包括在至少一个实施例中。因此，可能在本描述的一个或多个地方出现的诸如“在示例中”或者“在一个实施例中”等短语不一定指代同一个实施例。另外，在一个或多个实施例中，可以按照任何适当的顺序对特定的构造、结构或特性进行组合。本文中所使用的附图标记仅出于方便的目的而提供，因此没有定义保护范围或者实施例的范围。高电压半桥开关电路可以用在各种应用中，诸如电机驱动、用于荧光灯的电子镇流器和功率供应。诸如例如US5883547(EP0743752B1与其对应)、US6031412A、US6060948A、US6075391A和WO94/27370A1等文档通常是现有技术的例示。半桥电路可以采用跨高电压(HV)电轨DC电压功率供应放置的成对的图腾式连接的开关元件(例如功率MOSFET、IGBT、FET和GaN器件)。例如，传统的半桥开关电路可以包括：第一功率晶体管和第二功率晶体管，在图腾式配置中在负载节点处彼此耦合，例如其中第一晶体管的源极和第二晶体管的漏极在负载节点处互连；HV电轨DC电压源，电连接至第一晶体管的漏极和第二晶体管的源极；栅极驱动缓冲器，电耦合至晶体管的栅极，以便供应控制信号从而导通和关断晶体管；以及DC电压供应，以便向功率器件提供电功率。在操作条件下，成对中的晶体管被“正相反地”控制(即交替地接通和断开)，使得它们在不在同一时间导通。以此方式，负载节点处的电压(也就是连接至负载的输出节点)不固定，而是可以变为HV电轨DC电压源的电压电平或零伏特，这取决于两个晶体管中的哪个在给定时刻导通。可以使用自举技术来推导关于HV电轨DC电压源浮动的DC电压供应。图1的框图是这样的方法的例示。在图1的框图中，半桥布置HB可以包括在图腾式配置中耦合的第一功率开关PW1和第二功率开关PW2(例如功率晶体管，诸如功率MOSFET)，其中第一晶体管PW1的源极和第二晶体管PW2的漏极在负载节点OUT处互连并且HV电轨DC电压源电连接至第一晶体管的漏极和第二晶体管的源极。被相应高侧和低侧控制信号HIN和LIN驱动的栅极驱动缓冲器HS-DRV(高侧)和LS_DRV(低侧)耦合(例如在HVG和LVG处)至晶体管PW1、PW2的栅极(控制电极)，以便供应控制信号从而将晶体管导通和关断。在一个或多个实施例中，高电压二极管DB可以连接在DC电压供应VCC与BOOT电压引脚之间。二极管DB和电容器CB因此可以用于根据LS_DRV电压供应(VCC)推导关于HV电轨DC电压源浮动的HS_DRV电压供应(VBO)。当第二晶体管PW2导通时，负载节点OUT有效地连接至低压(例如零伏特——接地GND)并且高电压节点DB使得电流能够从DC电源(VCC)流向电容器CB，从而将电容器充电至大致DC电源的电压电平。当第二晶体管PW2关断并且第一晶体管PW1导通时，负载节点OUT处的电压呈现大致HV电轨DC电压供应的电压电平，这引起二极管DB被反向偏置，而没有电流从DC电源流向电容器CB。当二极管DB保持反向偏置时，电容器中存储的电荷向缓冲器供应HS-DRV。然而，电容器CB出于仅在有限的时间内供应这样的电压的位置，使得第一晶体管PW1关断并且第二晶体管PW2导通以便在电容器CB上重新存储电荷。在包括用于驱动离散功率器件的输出级的集成电路中或者在集成在包含驱动电路装置和控制电路装置二者的同一芯片中的集成电路中，可以采用自举功能，以便促进提供功率器件的驱动级的适当的供应。这些类型的系统可以使用高电压LDMOS晶体管，而非PN结，用于实现自举二极管以便促进OUT端子的快速切换行为。在某些实现中，集成的LDMOS晶体管可以提供自举二极管行为。例如，LDMOS栅极和源极端子对于外部电压供应而言可以是公共的(即彼此短路)并且连接到该外部电压供应。这样的拓扑结构促进从LDMOS的源极端子到漏极端子获取单向电流路径，其中VGS保持在零V并且其中提供复杂的本体端子极化电路装置以避免在漏极端子的快速摆动期间触发集成在LDMOS结构中的本征的双极型晶体管。这一方法的缺点可以在于VCC引脚与BOOT引脚之间的等同二极管的前向电压降。其可以高于1V，因为等同二极管的前向电压降可以等于LDMOS的门限电压，LDMOS的门限电压取决于工艺参数以及LDMOS源极和本体端子之间的正电压降。US6075391A(已经引用)中提出的结构可以被适配以便控制高电压LDMOS，从而避免本本文档来自技高网...

【技术保护点】
一种电路，包括：第一晶体管和第二晶体管，其中所述第一晶体管被设置在自举端子与DC电压供应端子之间的共源共栅布置中，并且所述第二晶体管被耦合在所述自举端子与感测比较器之间，其中所述感测比较器被设置在所述第二晶体管与所述DC电压供应端子之间；所述第一晶体管和所述第二晶体管具有与所述DC电压供应端子耦合的公共控制端子以及耦合至所述自举端子的公共耦合端子；以及其中所述第一晶体管和所述第二晶体管组合操作以在对供应电容器充电以驱动功率开关时在所述DC电压供应端子与所述自举端子之间提供高电压低压降的类二极管传导路径，其中所述供应电容器被设置在所述自举端子与输出端子之间，所述输出端子在低电压DC电压与高电压DC电压之间交替地可切换。

【技术特征摘要】
2015.11.18 IT 1020150000738521.一种电路，包括：第一晶体管和第二晶体管，其中所述第一晶体管被设置在自举端子与DC电压供应端子之间的共源共栅布置中，并且所述第二晶体管被耦合在所述自举端子与感测比较器之间，其中所述感测比较器被设置在所述第二晶体管与所述DC电压供应端子之间；所述第一晶体管和所述第二晶体管具有与所述DC电压供应端子耦合的公共控制端子以及耦合至所述自举端子的公共耦合端子；以及其中所述第一晶体管和所述第二晶体管组合操作以在对供应电容器充电以驱动功率开关时在所述DC电压供应端子与所述自举端子之间提供高电压低压降的类二极管传导路径，其中所述供应电容器被设置在所述自举端子与输出端子之间，所述输出端子在低电压DC电压与高电压DC电压之间交替地可切换。2.根据权利要求1所述的驱动电路，其中所述第一晶体管和所述第二晶体管具有公共的本体。3.根据权利要求1所述的驱动电路，其中所述第一晶体管具有经由开关与所述DC电压供应端子耦合的电流源端子，当耦合至所述自举端子的所述第一晶体管的端子与所述DC电压供应端子相比为低时，所述开关可激活。4.根据权利要求3所述的驱动电路，包括所述比较器，所述比较器被配置用于经由所述第二晶体管将所述自举端子处的电压与所述DC电压供应端子处的电压相比较并且根据所述比较激活所述开关。5.根据权利要求1所述的驱动电路，其中所述第一晶体管和所述第二晶体管包括耗尽晶体管。6.根据权利要求1所述的驱动电路，其中所述第一晶体管和所述第二晶体管包括MOS晶体管。7.根据权利要求6所述的驱动电路，其中所述MOS晶体管中的每个MOS晶体管包括LDMOS晶体管。8.根据权利要求6所述的驱动电路，其中所述第一晶体管和所述第二晶体管的本体与本体极化电路耦合，以抵消所述本体极化电路中的本征双极型晶体管的接通。9.一种集成半导体电路，包括：耦合在自举节点与输出节点之间的供应电容器，所述输出节点在低电压与高电压之间交替地可切换；驱动电路，耦合至供应电压节点和所述自举节点并且被配置成对所述供应电容器充电，所述驱动电路包括：具有耦合在所述自举节点与所述供应电压节点之间的信号节点的第一晶体管，所述第一晶体管具有耦合至所述供应电压节点的控制节点；具有耦合在所述自举节点与感测节点之间的信号节点的第二晶体管，所述第二晶体管具有耦合至所述供应电压节点的控制节点；具有耦合至所述感测节点的第一输入以及耦合至所述供应电压节点的第二输入的感测比较器；以及隔离阱口袋，其中所述驱动电路的所述第一晶体管和所述第二晶体管被集成在所述隔离阱口袋中。10.根据权利要求8所述的集成半导体电路，其中所述感测比较器包括：被耦合作为共栅差分对的第一差分晶体管和第二差分晶...

【专利技术属性】
技术研发人员：G·卡格吉，F·普尔维伦蒂，G·坎通，V·帕鲁姆博，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利,IT