一种半导体器件及其制作方法、电子装置制造方法及图纸

技术编号:15254293 阅读:242 留言:0更新日期:2017-05-02 20:30
本发明专利技术提供一种半导体器件的制作方法、半导体器件及电子装置,该制作方法包括:提供半导体衬底,在所述半导体衬底上形成接触蚀刻停止层;在所述接触蚀刻停止层上形成层间电介质;其中,在形成所述层间电介质之前,对所述接触蚀刻停止层表层执行处理工艺,以提高所述接触蚀刻停止层表层的界面性能。采用本发明专利技术提供的半导体器件制作方法,由于对所述接触蚀刻停止层表层执行处理工艺,提高了所述接触蚀刻停止层表层的界面性能,从而后续形成层间电介质与所述蚀刻停止层结合紧密,这样可以避免后续去除虚拟栅极所带来的层间电介质损伤,以及金属栅极平坦化后存在残余的问题。

Semiconductor device, manufacturing method thereof, and electronic device

The present invention provides a method for manufacturing a semiconductor device, semiconductor device and electronic device, the production method includes: providing a semiconductor substrate, forming a contact etch stop layer on the semiconductor substrate; the contact etch stop is formed on the interlayer dielectric layer; among them, before the formation of the interlayer dielectric layer, stop the surface treatment process on the implementation of the contact etching, in order to improve the performance of interface contact etch stop layer surface. A method for manufacturing a semiconductor device provided by the invention, the surface treatment process on the implementation of the stop layer of the contact etching, improves the interfacial properties of contact etch stop layer surface, and the subsequent formation of interlayer dielectric and the etch stop layer tightly, so as to avoid subsequent removal of dielectric damage caused by virtual gate layer between, and the metal gate planarization after residual problems.

【技术实现步骤摘要】

本专利技术涉及半导体
,具体而言涉及一种半导体器件及其制作方法、电子装置
技术介绍
随着半导体技术的发展,在大规模集成电路CMOS(互补金属氧化物)器件的几何尺寸一直在不断缩小,半导体器件的特征尺寸已经缩小到纳米级别,使用传统的SiO2作栅极氧化层时漏电流越来越大,人们提出了各种改进技术,比如使用高K栅介质材料和金属栅极,同时为了避免高温工艺对技术栅极的影响,对于20nm技术节点,后高K和金属栅极(gatelast)工艺是优选的。此外,随着CMOS器件的缩小,为了满足器件性能,等效氧化层厚度也缩小,比如在20nm技术节点,等效氧化层厚度(EOT)必须缩小到约1.1nm,而为了满足这一要求在后高K工艺中,需要使用化学氧化物来代替热氧化物在高K金属栅极下作界面层,以降低等效氧化层厚度(EOT),因此之前形成的虚拟栅氧化物需要去除。但是当去除虚拟栅氧化物时,层间电介质(ILD)和栅极间隙壁会受到损伤,并且当沉积高K材料和金属栅极,并会由于这种损伤在金属栅极平坦化(CMP)后造成残余。因此,有必要提出一种新的制作方法,以解决上述问题。
技术实现思路

技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题,本专利技术一方面提供一种半导体器件的制作方法,该方法包括:提供半导体衬底,在所述半导体衬底上形成接触蚀刻停止层;在所述接触蚀刻停止层上形成层间电介质;其中,在形成所述层间电介质之前,对所述接触蚀刻停止层表层执行处理工艺,以提高所述接触蚀刻停止层表层的界面性能。进一步地,所述接触蚀刻停止层为氮化物层。进一步地,所述处理工艺包括氧化工艺,通过所述氧化工艺使所述接触蚀刻停止层表层转变为氧化物层,以提高所述接触蚀刻停止层表层的界面性能。进一步地,所述处理工艺还包括致密工艺,通过所述致密工艺提高所述氧化物层的致密度,以进一步提高所述接触蚀刻停止层表层的界面性能。进一步地,所述制作方法用于后栅半导体工艺。进一步地,在形成所述接触蚀刻停止层之前,所述制作方法还包括:在所述半导体衬底上形成虚拟栅极、源/漏极的步骤,所述虚拟栅极包括虚拟栅极氧化层、虚拟栅极电极层以及栅极间隙壁。本专利技术提供的半导体器件制作方法,由于对所述接触蚀刻停止层表层执行处理工艺,提高了所述接触蚀刻停止层表层的界面性能,从而后续形成层间电介质与所述蚀刻停止层结合紧密,这样可以避免后续去除虚拟栅极所带来的层间电介质损伤,以及金属栅极平坦化后存在残余的问题。本专利技术另一方面提供一种采用本专利技术上述方法制备的半导体器件,该半导体器件包括:半导体衬底,在所述半导体衬底上形成的接触蚀刻停止层和层间电介质,所述接触蚀刻停止层包括底层和通过处理工艺具有高界面性能的表层。进一步地,所述接触蚀刻停止底层为氮化物,所述接触蚀刻停止表层为氧化物。进一步地,所述接触蚀刻停止表层为致密氧化物。本专利技术提供的半导体器件,由于所述接触蚀刻停止层表层具有高界面性能,从而可使层间电介质与所述蚀刻停止层结合紧密,这样可以避免后续去除虚拟栅极所带来的层间电介质损伤,以及金属栅极平坦化后存在残余的问题,提高器件的良率和性能。本专利技术再一方面提供一种电子装置,其包括本专利技术提供的上述半导体器件。本专利技术提出的电子装置,由于具有上述半导体器件,因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1示出了根据本专利技术一实施方式的制作方法的步骤流程图;图2A~图2C示出了根据本专利技术一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图;图3示出了根据本专利技术一实施方式的半导体器件结构示意图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本专利技术教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。本专利技术提供一种半导体器件的制作方法,用于在后栅工艺中改善接触蚀刻停止层与层间电介质的界面性能,从而使接触蚀刻停止层与层间电介质结合紧密,避免在后续去除虚拟栅极的过程损伤层间电介质,该方法包括:提供半导体衬底,在所述半导体衬底上形成接触蚀刻停止层;在所述接触蚀刻停止层上形成层间电介质;其中,在形成所述层间电介质之前,对所述接触蚀刻停止层表层执行处理工艺,以提高所述接触蚀刻停止层表层的界面性能。采用本专利技术提供的半导体器件制作方法,由于对所述接触蚀刻停止层表层执行处理工艺,提高了所述接触蚀刻停止层表层的界面性能,从而后续形成层间电介质与所述蚀刻停止层结合紧密,这样可以避免后续去除虚拟栅极所带来的层间电介质损伤,以及金属栅极平坦化后存在残本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法,其特征在于,包括:提供半导体衬底,在所述半导体衬底上形成接触蚀刻停止层;在所述接触蚀刻停止层上形成层间电介质;其中,在形成所述层间电介质之前,对所述接触蚀刻停止层表层执行处理工艺,以提高所述接触蚀刻停止层表层的界面性能。

【技术特征摘要】
1.一种半导体器件的制作方法,其特征在于,包括:提供半导体衬底,在所述半导体衬底上形成接触蚀刻停止层;在所述接触蚀刻停止层上形成层间电介质;其中,在形成所述层间电介质之前,对所述接触蚀刻停止层表层执行处理工艺,以提高所述接触蚀刻停止层表层的界面性能。2.根据权利要求1所述的制作方法,其特征在于,所述接触蚀刻停止层为氮化物层。3.根据权利要求2所述的制作方法,其特征在于,所述处理工艺包括氧化工艺,通过所述氧化工艺使所述接触蚀刻停止层表层转变为氧化物层,以提高所述接触蚀刻停止层表层的界面性能。4.根据权利要求3所述的制作方法,其特征在于,所述处理工艺还包括致密工艺,通过所述致密工艺提高所述氧化物层的致密度,以进一步提高所述接触蚀刻停止层表层的界面性能。5.根据权利要求1-4之一所述的制作方法,其特征在...

【专利技术属性】
技术研发人员:禹国宾
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1