电源系统集成电路的边缘互连封装技术方案

公开了一种包括第一和第二微芯片的集成电路封装系统。每个微芯片包含顶面、底面、制造在所述顶面上的一个或多个绗缝封装节结、以及一个或多个底面连接器。该系统还包括基板，第一和第二微芯片安装到该基板。第一和第二微芯片经由绗缝封装节结而连接。

Edge interconnect packaging for power system integrated circuits

An integrated circuit packaging system including a first and a second microchip is disclosed. Each micro chip includes a top surface, a bottom surface, one or more quilting packaging knots formed on the top surface, and one or more bottom surface connectors. The system also includes a substrate, a first and a second microchip mounted to the substrate. The first and second microchips are connected through a quilting package node.

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求2014年7月18日提交的名称为“电源系统集成电路的边缘互连包装”的62/026,260号美国临时申请的优先权，其全部公开内容通过引用整体结合于此。
技术介绍

本专利技术总体上涉及微芯片，微芯片封装，以及微芯片的互连。相关技术说明具有增强功能和更小封装的平价电子系统已被需求多年。这种需求带来了微芯片封装和系统设计的重要进展，包括微芯片的绗缝封装(QuiltPackaging)。在微芯片的表面上形成互连节结，或者从表面横向突起的工艺在本领域总体已知。这种技术的一个示例通过7,612,443号美国专利进行了说明，7,612,443号美国专利通过引用结合于此。在形成微芯片时，蚀刻、镀金属、光刻以及其它工艺允许沿着微芯片垂直边缘形成固体金属触点(节结)。在形成包括互连节结(本文也称为绗缝封装(QuiltPackage)或QP节结)的微芯片的示例中，半导体晶圆含有多个微芯片，每个微芯片与其相邻的微芯片在晶圆上通过“街区(streets)”而隔开。沟槽被蚀刻在街区区域并通过使用本领域已知的技术在沟槽的暴露表面形成一或多层而钝化。钝化技术可以包括PECVD氮化物、PECVD氧化物、溅射氧化物以及低K电介质或者其它电介质材料。然后将抗蚀剂涂层施用到晶圆并随后从沟槽除去以便在沟槽上的抗蚀剂涂层中形成开口。金属沉积到沟槽中穿过抗蚀剂中的开口。在除去抗蚀剂之后，接着将镀覆工艺施涂到金属以便形成金属互连或QP节结。进一步处理互连或QP节结，包括化学机械抛光步骤，添加电介质材料，以及形成芯片上的电连接。互连或QP节结还可以通过进行各向异性蚀刻后进行各向同性蚀刻使得晶圆的垂直表面退缩而形成为突出在微芯片边缘上方，允许互连或QP节结突出超过微芯片的边缘。关于形成互连或QP节结的其它细节，参见7,612,443号美国专利。使用这些已知技术的晶圆处理允许微芯片并排制造并放置，通过互连或QP节结直接电互联，而无需经过第一级封装至印刷电路板或多芯片模块。这种直接连接芯片形成绗缝样图案的工艺作为绗缝封装在本领域已知。突出在微芯片边缘上方的节结(也称为边缘互连节结或绗缝封装(QP)节结)进一步在不牺牲性能或增加成本的情况下而允许增强的系统部件集成。以现有技术未公开的方式使用绗缝封装来进一步增加这些益处是可取的。
技术实现思路
现在将按以下编号的条项所示说明本专利技术的各优选和非限制性示例：条项1：在一个示例中，公开了一种集成电路封装系统，包括第一和第二微芯片，每个微芯片包括顶面、底面、设置在所述顶面的一个或多个绗缝封装节结、以及一个或多个底面连接器；以及基板，第一和第二微芯片安装在基板上，其中第一和第二微芯片经由绗缝封装节结而连接。条项2：根据条项1所述的系统，还包括从至少一个微芯片的顶面延伸至基板的一个或多个引线键合。条项3：根据条项1或2所述的系统，还包括至少一个从顶面延伸至第一微芯片的至少一个底面连接器的电路元件。条项4：根据条项1到3中任一项所述的系统，还包括至少一个从顶面延伸至第二微芯片的至少一个底面连接器的电路元件。条项5：根据条项1到4中任一项所述的系统，还包括经由绗缝封装节结连接到第一和第二微芯片中至少一个的第三微芯片，第三微芯片具有从顶面延伸至第三微芯片的至少一个底面连接器的至少一个电路元件。条项6：根据条项1到5中任一项所述的系统，还包括：包括至少一个平面电路元件的第二微芯片。条项7：根据条项1到6中任一项所述的系统，还包括经由绗缝封装节结连接到第一和第二微芯片中至少一个的第三微芯片，第三微芯片包括平面电路元件、或者从顶面延伸至第三微芯片的至少一个底面连接器的电路元件、或者平面电路元件和从顶面延伸至第三微芯片的至少一个底面连接器的电路元件两者。条项8：根据条项1到7中任一项所述的系统，其中基板包括集成电路封装。条项9：根据条项1到8中任一项所述的系统，还包括输入输出端子，第一微芯片经由第一微芯片的绗缝封装节结连接到输入输出端子表面而连接到输入输出端子。条项10：根据条项1到9中任一项所述的系统，还包括输入输出端子，第一微芯片经由第一微芯片的绗缝封装节结插入到输入输出端子的插口而连接到输入输出端子。条项11：在另一个示例中，公开了一种集成电路封装系统，包括：微芯片，微芯片包括顶面、底面、设置在所述顶面的一个或多个绗缝封装节结、以及一个或多个底面连接器；以及输入输出端子，微芯片经由微芯片的绗缝封装节结连接到输入输出端子的表面而连接到输入输出端子。条项12：根据条项11所述的系统，还包括从微芯片的顶面延伸至基板的一个或多个引线键合。条项13：根据条项11或12所述的系统，还包括从微芯片顶面延伸至底面的至少一个电路元件。条项14：根据条项11到13中任一项所述的系统，还包括沿着微芯片顶面延伸的至少一个平面电路元件。条项15：根据条项11到14中任一项所述的系统，还包括经由绗缝封装节结连接到微芯片的第二微芯片，第二微芯片包括平面电路元件、或者从顶面延伸至第二微芯片的至少一个底面连接器的电路元件、或者平面电路元件和从顶面延伸至第二微芯片的至少一个底面连接器的电路元件两者。条项16：在另一个示例中，公开了一种集成电路封装系统，包括：微芯片，微芯片包括顶面、底面、设置在所述顶面的一个或多个绗缝封装节结、以及一个或多个底面连接器；基板，微芯片安装在基板上；以及输入输出端子，第一微芯片经由第一微芯片的绗缝封装节结插入到输入输出端子的槽口或插口而连接到输入输出端子。条项17：根据条项16所述的系统，还包括从微芯片顶面延伸至基板的一个或多个引线键合。条项18：根据条项16或17所述的系统，还包括从微芯片顶面延伸至底面的至少一个电路元件。条项19：根据条项16到18中任一项所述的系统，还包括沿着微芯片顶面延伸的至少一个平面电路元件。条项20：根据条项16到19中任一项所述的系统，还包括经由绗缝封装节结连接到第一微芯片的第二微芯片，第二微芯片包括平面电路元件、或者从顶面延伸至第二微芯片的至少一个底面连接器的电路元件、或者平面电路元件和从顶面延伸至第二微芯片的至少一个底面连接器的电路元件两者。附图说明图1A是微芯片封装的平面图，顶部被取下，示出容纳在或安装在封装基板并经由QP节结(也称为绗缝封装节结或边缘互连节结或简单地互连节结)连接的一对微芯片、在微芯片顶面上的导电性接合垫与基板表面上的导电性接合垫之间连接的引线键合、可以经由封装的导体连接到基板表面上的导电性接合垫的封装级I/O端子、以及底部填料。图1B是沿图1A中线IB-IB截取的视图。图2是沿图1A中II-II线截取的分离横截面。图3A是微芯片封装的分离部分的截面，示出两个安装于基板的微芯片以及一个与QP节结连接的垂直安装的微芯片的侧视图，包含一个微芯片中的垂直电路元件的示意表示。图3B是沿图3A中线IIIB-IIIB截取的视图。图4A是微芯片封装的分离部分的截面，示出三个安装于基板的微芯片以及一个与QP节结连接的垂直安装的微芯片的侧视图，包含其中两个微芯片中的垂直电路元件的示意表示。图4B是沿图4A中线IVB-IVB截取的视图。图4C是微芯片封装的分离部分的截面，示出三个安装于基板的微芯片以及一个与QP节结连接的垂直安装的微芯片的侧视图，包含其中两个微芯片中本文档来自技高网...

【技术保护点】
一种集成电路封装系统，包括：第一和第二微芯片，每个微芯片包括：顶面；底面；设置在所述顶面的一个或多个绗缝封装节结；以及一个或多个底面连接器；以及基板，所述第一和第二微芯片安装在所述基板上；其中所述第一和第二微芯片经由所述绗缝封装节结而连接。

【技术特征摘要】
【国外来华专利技术】2014.07.18 US 62/026,2601.一种集成电路封装系统，包括：第一和第二微芯片，每个微芯片包括：顶面；底面；设置在所述顶面的一个或多个绗缝封装节结；以及一个或多个底面连接器；以及基板，所述第一和第二微芯片安装在所述基板上；其中所述第一和第二微芯片经由所述绗缝封装节结而连接。2.根据权利要求1所述的系统，还包括从至少一个所述微芯片的所述顶面延伸至所述基板的一个或多个引线键合。3.根据权利要求1所述的系统，还包括从所述顶面延伸至所述第一微芯片的至少一个所述底面连接器的至少一个电路元件。4.根据权利要求3所述的系统，还包括从所述顶面延伸至所述第二微芯片的至少一个所述底面连接器的至少一个电路元件。5.根据权利要求4所述的系统，还包括经由绗缝封装节结连接到所述第一和第二微芯片中至少一个的第三微芯片，所述第三微芯片具有从顶面延伸至所述第三微芯片的至少一个底面连接器的至少一个电路元件。6.根据权利要求3所述的系统，还包括：所述第二微芯片包括至少一个平面电路元件。7.根据权利要求6所述的系统，还包括经由绗缝封装节结连接到所述第一和第二微芯片中至少一个的第三微芯片，所述第三微芯片包括平面电路元件、或者从顶面延伸至所述第三微芯片的至少一个底面连接器的电路元件、或者平面电路元件和从所述顶面延伸至所述第三微芯片的至少一个底面连接器的电路元件两者。8.根据权利要求1所述的系统，其中所述基板包括集成电路封装。9.根据权利要求8所述的系统，还包括输入输出端子，所述第一微芯片经由所述第一微芯片的绗缝封装节结连接到所述输入输出端子的表面而连接到所述输入输出端子。10.根据权利要求8所述的系统，还包括输入输出端子，所述第一微芯片经由所述第一微芯片的绗缝封装节结插入到所述输入输出端子的插口而连接到所述输入输出端子。11.一种集成电路封装系统，包括：微芯片，其包...

【专利技术属性】
技术研发人员：詹森·M·库里克，道格拉斯·霍普金斯，
申请(专利权)人：印第安纳集成电路有限责任公司，
类型：发明
国别省市：美国;US