一种集成退磁采样器件的HVMOS及退磁采样电路制造技术

本发明专利技术提供一种集成退磁采样器件的HVMOS，该HVMOS包括P衬底、N漂移区、N型掺杂漏极端、场氧化层、栅氧化层、P型阱源极端、场极板和栅极，场极板与漏极端通过两者之间的介质形成高压覆盖电容，本HVMOS提出的独立高压覆盖电容实现方式集成在HVMOS器件中不增加HVMOS器件面积，且该高压覆盖电容大小可调，该高压电容的使用不受到栅源电容、栅衬底电容的串联影响，不与传统高压漏栅电容并联，不受到漏栅之间密勒效应的影响，并且该高压覆盖电容可以作为退磁采样器件，减小HVMOS面积及芯片面积。

【技术实现步骤摘要】

本专利技术涉及集成电路设计领域，尤其涉及一种集成退磁采样器件的HVMOS。
技术介绍
在LED驱动电路的设计中，为实现系统恒定电流输出如何检测外围系统电感类退磁结束信号成为当前LED驱动设计的关键之一。采样退磁信号到芯片的方法可分为两类：1、利用芯片外围的电阻分压网络将电感、变压器原边线圈的退磁信号采样到芯片反馈端口。2、利用芯片内部电容采样系统的退磁信号。第一类采样技术的缺点在于：（1）、系统外围需要辅助绕组及分压电阻，增加系统成本；（2）、芯片退磁信号反馈端口易受干扰。第二类采样常利用开关器件高压栅漏寄生电容进行采样，其缺点在于：（1）、开关器件的高压漏栅寄生电容，电容值比较小，且由于漏极电压升高会引入耗尽电容，使漏栅寄生电容与耗尽电容串联，从而等效的漏栅电容减小。为了增大电容值需要额外增加高压开关器件的面积，这种方式严重浪费芯片面积；（2）、该栅漏电容同时与栅源电容、栅衬底电容形成串联关系，在实际使用时栅漏电容受到影响不能作为一个独立高压电容使用。
技术实现思路
本专利技术提出一种高性能独立的高压覆盖电容的实现方式，它集成与HVMOS开关器件中。同时提出利用该高压覆盖电容进行退磁采样的电路。本专利技术解决了以下技术问题：（1）、提出的独立高压覆盖电容实现方式集成在HVMOS器件中不增加HVMOS器件面积，且该高压覆盖电容大小可调；（2）、该高压电容的使用不受到栅源电容、栅衬底电容的串联影响，不与传统高压漏栅电容并联，不受到漏栅之间密勒效应的影响；（3）、该高压覆盖电容可以作为退磁采样器件，本专利技术利用其进行的退磁采样电路设计可以节省系统外围辅助绕组和分压电阻，同时相对于传统采样电路也明显减小HVMOS面积及芯片面积。为了实现上述目的，本专利技术是通过如下的技术方案来实现：一种集成退磁采样器件的HVMOS，包括：P衬底、N漂移区、N型掺杂漏极端、场氧化层、栅氧化层、P型阱源极端，场极板和栅极，场极板与漏极通过两者之间的介质形成有高压覆盖电容。进一步地，所述场极板分为直条部分与弯头部分，直条部分栅极与场极板断开，使直条部分场极板不会覆盖到栅氧化层，弯头部分栅极与直条部分场极板栅极断开，且将直条部分场极板与弯头部分栅极相连，场极板由HVMOS直条部分场极板与弯头部分栅极共同组成。进一步地，所述高压覆盖电容由直条部分高压覆盖电容与HVMOS弯头部分高压覆盖电容共同组成，也可以根据需要只选择其中一个高压覆盖电容作为退磁采样器件。进一步地，所述场极板采用能够与漏极形成高压覆盖电容的材料制成。进一步地，所述高压覆盖电容大小可通过调节场极板覆盖场氧的长宽、漂移区浓度、场氧厚度实现。进一步地，还包括P衬底上加入了P型或N型的外延层。为了实现上述目的，本专利技术是通过如下的技术方案来实现：一种HVMOS采集退磁信号的电路，其特征在于：包括：输出整流电路模块、变压器、LDMOS器件、退磁信号采样电路、退磁时间计时电路、开关逻辑控制电路，变压器初级的一端连接输入电压正极，变压器初级的另一端连接LDMOS的漏极端，变压器次级的一端连接输出整流电路的二极管正极，变压器次级的另一端连接输出整流电路滤波电容的负极，负载电路的正负极分别连接二极管负极与滤波电容负极，LDMOS的场极板端连接退磁信号采样电路的输入端，退磁信号采样电路的输入端连接LDMOS的场极板端，退磁信号采样电路的输出端连接退磁时间计时电路的输入端，退磁时间计时电路的输入端连接退磁信号采样电路的输出端，开关逻辑控制电路的输入端连接退磁时间计时电路的输出端，开关逻辑控制电路输出控制信号到开关器件的栅极。采用本专利技术的一种集成退磁采样器件的HVMOS，具有如下有益效果：（1）、提出的独立高压覆盖电容实现方式集成在HVMOS器件中不需要额外占用芯片面积，且该高压电容大小可调。（2）、该高压覆盖电容的使用不受到栅源电容、栅衬底电容的串联影响，不与传统高压漏栅电容并联，不受到漏栅之间密勒效应的影响。（3）、该高压覆盖电容可以作为退磁采样器件，本专利技术利用其进行的退磁采样电路设计可以节省系统外围辅助绕组和分压电阻，同时也明显减小芯片面积。采用本专利技术的一种HVMOS采集退磁信号的电路，具有如下有益效果：（1）、利用本专利技术的高压电容器件采样退磁信号可以省去芯片外围的辅助绕组和电阻采样网络，减少系统成本。（2）、本专利技术的高压电容器件电容大小可根据退磁采样电路的需求调节。（3）、本专利技术的高压电容器件集成在开关器件HVMOS中，因此不需要额外占用芯片面积。附图说明图1、传统开关器件LDMOS栅漏寄生电容元胞结构示意图。图2、传统的开关器件LDMOS器件平面俯视示意图。图3、传统开关器件利用辅助绕组和分压电阻退磁采样示意图。图4、利用HVMOS的高压漏栅电容Cgd退磁采样示意图。图5、本专利技术减小芯片面积示意图。图6、集成独立高压覆盖电容的LDMOS高压器件元胞结构横截面示意图。图7、集成独立高压覆盖电容的LDMOS高压器件平面俯视示意图。图8、集成高压电容的LDMOS高压器件等效的电容模型示意。图9、集成退磁采样器件的HVMOS的采样电路。具体实施方式为了能够更清楚地描述本专利技术的
技术实现思路
，下面结合具体实施例来进行进一步的描述。请参阅图1至图9所示，所述HVMOS器件的漏极、栅极、源极、基板、栅氧、场氧、漂移区等器件结构与传统HVMOS的实现方法相同。由于不同HVMOS的器件结构原理相同，但具体实现方式略有差异例如是否使用P型外延工艺、漂移区是否加入埋层等，这不影响本专利技术原理在不同HVMOS的制造工艺平台上的实现。所述HVMOS栅极与沟道末端电容Cgd、场极板与漂移区之间覆盖电容CHV为HVMOS高压寄生电容，Cgd、CHV的漏极（DRAIN）通过HVMOS的漂移区实现耐高压。相比于传统HVMOS本专利技术将HVMOS高压器件的直条部分栅极与场极板在适当的位置断开，使直条部分场极板不会覆盖到栅氧化层，弯头部分栅极与直条部分栅极断开，且将直条部分场极板与弯头部分栅极相连。使栅极和场极板构成HVMOS的两极，从而所述高压覆盖电容CHV为直条部分高压覆盖电容Cgd2与弯头部分高压覆盖电容的总和。高压电容Cgd的形成原理为：上极板为耐高压漏极（DRAIN）端及漂移区，下极板为GATE端，介质层为TOX（栅氧）。Cgd电容与传统HVMOS寄生漏栅电容Cgd原理相同，与Cgs、Cgb共用栅极形成串联关系，同时受到漏栅之间密勒效应的影响。本专利技术所述一种集成在HVMOS器件中的高性能独立的高压覆盖电容CHV的形成原理为：上极板为耐高压漏极（DRAIN）端及漂移区，下极板为FP（FieldPlate）场极板，下极板FP由直条部分场极板与弯头部分栅极共同组成，介质层为FOX（场氧）。直条部分FP场极板与栅极适当位置断开使场极板不覆盖到栅氧化层TOX；弯头部分栅极缩进一定距离使其不覆盖HVMOS的SOURCE极所在的SUBSTRATE区域即不形本文档来自技高网...

【技术保护点】
一种集成退磁采样器件的HVMOS，包括：P衬底、N漂移区、N型掺杂漏极端、场氧化层、栅氧化层、P型阱源极端、场极板及栅极，其特征在于：场极板与漏极通过两者之间的介质形成有高压覆盖电容。

【技术特征摘要】
1.一种集成退磁采样器件的HVMOS，包括：P衬底、N漂移区、N型掺杂漏极端、场氧化层、栅氧化层、P型阱源极端、场极板及栅极，其特征在于：场极板与漏极通过两者之间的介质形成有高压覆盖电容。
2.如权利要求1所述的一种集成退磁采样器件的HVMOS，其特征在于：所述场极板分为直条部分与弯头部分，直条部分栅极与场极板断开，使直条部分场极板不会覆盖到栅氧化层，弯头部分栅极与直条部分场极板栅极断开，且将直条部分场极板与弯头部分栅极相连，场极板由HVMOS直条部分场极板与弯头部分栅极共同组成。
3.如权利要求1所述的一种集成退磁采样器件的HVMOS，其特征在于：所述高压覆盖电容由直条部分高压覆盖电容与HVMOS弯头部分高压覆盖电容共同组成，也可以根据需要只选择其中一个高压覆盖电容作为退磁采样器件。
4.如权利要求1所述的一种集成退磁采样器件的HVMOS，其特征在于：所述场极板采用能够与漏极形成高压覆盖电容的材料制成。
5.如权利要求1所述的一种集成退磁采样器件的HVMOS，其特征在于：所述高压覆盖电容大小可通...

【专利技术属性】
技术研发人员：陈朝勇，李育超，
申请(专利权)人：无锡华润矽科微电子有限公司，
类型：发明
国别省市：江苏;32