阵列基板及显示器件制造技术

本实用新型专利技术涉及显示技术领域，公开了一种阵列基板及显示器件。所述阵列基板的像素电极包括第一子像素电极和第二子像素电极，存储电容包括电容量不同的第一存储电容和第二存储电容，所述第一存储电容用于维持第一子像素电极和公共电极线的电压差，所述第二存储电容用于维持第二子像素电极与公共电极线的电压差，由于第一存储电容和第二存储电容的电容量不同，从而第一子像素电极和第二子像素电极的放电速度也不同，使得第一子像素电极和第二子像素电极存在压差，从而实现多畴显示，结构简单，不会影响像素开口率。而且无需改变显示装置的驱动，仅是结构上的改变，控制简单。

【技术实现步骤摘要】

本技术涉及显示
，特别是涉及一种阵列基板及显示器件。
技术介绍
液晶显示技术广泛应用于电视、手机以及公共信息显示，液晶显示主要可以分为扭曲向列相(TN)模式、垂直排列(VA,vertical-aligned)模式、面内开关(IPS,in-planeswitching)模式。其中垂直排列模式的液晶具有高对比度，并且在一个像素内可实现8畴液晶排列，从而得到宽视角，在大尺寸液晶电视方面得到了广泛应用。目前，通常采用电荷共享方式实现8畴液晶排列，控制方式要用到相邻的两条栅线，实现方式较为复杂，开口率也会降低。
技术实现思路
本技术提供一种阵列基板及显示器件，用以提供一种简单的实现多畴显示的结构。为解决上述技术问题，本技术实施例中提供一种阵列基板，包括多个像素区域，每一像素区域包括像素电极、存储电容和半导体器件，所述像素电极包括第一子像素电极和第二子像素电极，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，所述第一子像素电极和第二子像素电极之间绝缘，且所述第一子像素电极与第一薄膜晶体管的漏电极电性连接，所述第二子像素电极与所述第二薄膜晶体管的漏电极电性连接，所述存储电容包括第一存储电容和第二存储电容，所述第一存储电容的电容量大于所述第二存储电容的电容量，所述第一存储电容用于维持所述第一子像素电极上的电压，所述第二存储电容用于维持所述第二子像素电极上的电压。如上所述的阵列基板，优选的是，所述第一薄膜晶体管的栅电极和第二薄膜晶体管的栅电极为一体结构，所述第一薄膜晶体管的源电极和第二薄膜晶体管的源电极为一体结构，所述第一薄膜晶体管的有源层和第二薄膜晶体管的有源层为一体结构。如上所述的阵列基板，优选的是，所述阵列基板还包括公共电极线，所述第一薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影交叠，形成第一交叠区域，所述第一薄膜晶体管的漏电极位于第一交叠区域的部分和所述公共电极线位于第一交叠区域的部分形成所述第一存储电容。如上所述的阵列基板，优选的是，所述第二薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影交叠，形成第二交叠区域，所述第二薄膜晶体管的漏电极位于第二交叠区域的部分和所述公共电极线位于第二交叠区域的部分形成所述第二存储电容，所述第二交叠区域的面积小于所述第一交叠区域的面积。如上所述的阵列基板，优选的是，所述第一交叠区域的面积和第二交叠区域的面积之比为d，其中，2≤d≤10。如上所述的阵列基板，优选的是，所述第二薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影不交叠，所述第二存储电容的电容量为零。如上所述的阵列基板，优选的是，所述阵列基板还包括公共电极线，所述第一薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影交叠，形成第一交叠区域，所述第一薄膜晶体管的漏电极位于第一交叠区域的部分和所述公共电极线位于第一交叠区域的部分形成第三存储电容；所述第二薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影交叠，形成第二交叠区域，所述第二薄膜晶体管的漏电极位于第二交叠区域的部分和所述公共电极线位于第二交叠区域的部分形成所述第二存储电容；所述第二交叠区域的面积小于所述第一交叠区域的面积；所述第一子像素电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影交叠，形成第三交叠区域，所述第一子像素电极位于第三交叠区域的部分和所述公共电极线位于第三交叠区域的部分形成第四存储电容，所述第一存储电容由所述第三存储电容和第四存储电容并联组成。如上所述的阵列基板，优选的是，所述阵列基板还包括与所述公共电极线一体成型的支线，所述支线与所述公共电极线的延伸方向不同；所述支线在所述阵列基板所在平面上的正投影与所述第一子像素电极在所述阵列基板所在平面上的正投影交叠，形成所述第三交叠区域。如上所述的阵列基板，优选的是，所述支线在所述阵列基板所在平面上的正投影与所述第二子像素电极在所述阵列基板所在平面上的正投影交叠，形成第四交叠区域。如上所述的阵列基板，优选的是，所述第一子像素电极包括第一狭缝电极，所述第一狭缝电极上具有沿至少两个方向延伸的第一狭缝。如上所述的阵列基板，优选的是，所述第一子像素电极还包括板状的第一电极块，所述第一电极块与所述第一狭缝电极为一体结构。如上所述的阵列基板，优选的是，所述第二子像素电极包括第二狭缝电极，所述第二狭缝电极上具有沿至少两个方向延伸的第二狭缝。如上所述的阵列基板，优选的是，所述第二子像素电极还包括板状的第二电极块，所述第二电极块与所述第二狭缝电极为一体的同层结构。如上所述的阵列基板，优选的是，所述第一狭缝包括沿第一方向延伸的第一子狭缝和沿第二方向延伸的第二子狭缝；所述第二狭缝包括沿第三方向延伸的第三子狭缝和沿第四方向延伸的第四子狭缝；所述第一方向、第二方向、第三方向和第四方向互不一致。如上所述的阵列基板，优选的是，所述第一子像素电极的面积和第二子像素电极的面积不同。本技术实施例中还提供一种显示器件，采用如上所述的阵列基板。如上所述的显示器件，优选的是，所述显示器件还包括彩膜基板，所述彩膜基板包括公共电极，所述公共电极上具有沿至少两个方向延伸的第三狭缝；所述像素电极包括板状的电极块，所述第三狭缝所在的区域与所述电极块所在的区域位置对应。本技术的上述技术方案的有益效果如下：上述技术方案中，仅需对阵列基板的像素结构做简单改变，就可以实现多畴显示，不会影响像素开口率。而且无需改变显示装置的驱动，控制简单。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1表示本技术实施例中阵列基板的结构示意图一；图2表示本技术实施例中阵列基板的结构示意图二；图3表示本技术实施例中阵列基板的结构示意图三；图4表示本技术实施例中阵列基板的结构示意图四。具体实施方式下面将结合附图和实施例，对本技术的具体实施方式作进一步详细描述。以下实施例用于说明本技术，但不用来限制本技术的范围。本实施例中提供一种阵列基板，能够实现多畴显示，且实现方式简单。如图1所示，所述阵列基板包括多条栅线10和多条数据线20，栅线10和数据线20限定多个像素区域100。每一像素区域100包括像素电极、存储电容和半导体器件。所述存储电容用于维持所述像素电极上的电压。所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，为了便于描述，定义所述第一薄膜晶体管的漏电极为第一漏电极1，第二薄膜晶体管的漏电极为第二漏电极2。所述像素电极包括第一子像素电极11和第二子像素电极12，第一子像素电极11和第二子像素电极12之间绝缘。第一子像素电极11与第一漏电极1电性连接，第二子像素电极12与第二漏电极2电性连接。所述存储电容包括第一存本文档来自技高网...

【技术保护点】
一种阵列基板，包括多个像素区域，每一像素区域包括像素电极、存储电容和半导体器件，其特征在于，所述像素电极包括第一子像素电极和第二子像素电极，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，所述第一子像素电极和第二子像素电极之间绝缘，且所述第一子像素电极与第一薄膜晶体管的漏电极电性连接，所述第二子像素电极与所述第二薄膜晶体管的漏电极电性连接，所述存储电容包括第一存储电容和第二存储电容，所述第一存储电容的电容量大于所述第二存储电容的电容量，所述第一存储电容用于维持所述第一子像素电极上的电压，所述第二存储电容用于维持所述第二子像素电极上的电压。

【技术特征摘要】
1.一种阵列基板，包括多个像素区域，每一像素区域包括像素电极、存储电容和半导体器件，其特征在于，所述像素电极包括第一子像素电极和第二子像素电极，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，所述第一子像素电极和第二子像素电极之间绝缘，且所述第一子像素电极与第一薄膜晶体管的漏电极电性连接，所述第二子像素电极与所述第二薄膜晶体管的漏电极电性连接，所述存储电容包括第一存储电容和第二存储电容，所述第一存储电容的电容量大于所述第二存储电容的电容量，所述第一存储电容用于维持所述第一子像素电极上的电压，所述第二存储电容用于维持所述第二子像素电极上的电压。2.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管的栅电极和第二薄膜晶体管的栅电极为一体结构，所述第一薄膜晶体管的源电极和第二薄膜晶体管的源电极为一体结构，所述第一薄膜晶体管的有源层和第二薄膜晶体管的有源层为一体结构。3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括公共电极线，所述第一薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影交叠，形成第一交叠区域，所述第一薄膜晶体管的漏电极位于第一交叠区域的部分和所述公共电极线位于第一交叠区域的部分形成所述第一存储电容。4.根据权利要求3所述的阵列基板，其特征在于，所述第二薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影交叠，形成第二交叠区域，所述第二薄膜晶体管的漏电极位于第二交叠区域的部分和所述公共电极线位于第二交叠区域的部分形成所述第二存储电容，所述第二交叠区域的面积小于所述第一交叠区域的面积。5.根据权利要求4所述的阵列基板，其特征在于，所述第一交叠区域的面积和第二交叠区域的面积之比为d，其中，2≤d≤10。6.根据权利要求3所述的阵列基板，其特征在于，所述第二薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影不交叠，所述第二存储电容的电容量为零。7.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括公共电极线，所述第一薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电极线在所述阵列基板所在平面上的正投影交叠，形成第一交叠区域，所述第一薄膜晶体管的漏电极位于第一交叠区域的部分和所述公共电极线位于第一交叠区域的部分形成第三存储电容；所述第二薄膜晶体管的漏电极在所述阵列基板所在平面上的正投影与所述公共电...

【专利技术属性】
技术研发人员：李盼，李文波，程鸿飞，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11