【技术实现步骤摘要】
本专利技术披露涉及三维(3D)集成化半导体元件的制作。尤其，本发明披露涉及用于低温覆晶接合的接合垫结构。
技术介绍
用于集成电路(IC)及微机电系统(MEMS,microelectro-mechanicalsystems)的其中一项新兴的芯片架构/技术是以将半导体元件与预先制作的组件接合一起为基础的三维集成化。例如，覆晶芯片是一种通过翻转其中一个该元件以便该元件的上侧朝下、对准该接合垫以与该其它元件的接合垫匹配及将元件接合在一起的用于互连半导体元件的方法。在覆晶、对准及接合前，导孔及接合垫被图案化在预先加工的晶圆上并且以铜镶嵌工艺(copperdamasceneprocess)而填入。具体而言，介电层，例如诸如二氧化硅(SiO2,silicondioxide)、氮化硅(Si3N4,siliconnitride)及/或碳化硅(SiC,siliconcarbide)的低温非有机介电物是形成于该晶圆上并且经蚀刻以形成导孔。接着，铜是通过铜的电镀(plating)或化学气相沉积(CVD,chemicalvapordeposition)而沉积。由于铜在介电物中快速扩散，所以在铜沉积前，诸如TiN的阻障层会被沉积做为衬垫。接着移除过多的铜并且该铜的表面及介电层通过化学机械抛光(CMP,chemical-mechanicalpolishing)而平坦化。该预先加工的晶圆经由对准并且在室温或接近室温下使用与后段工艺(BE...
【技术保护点】
一种方法，包括：分别地形成第一及第二接合垫于第一及第二半导体元件上，该第一及该第二接合垫每一个具有多个金属区段，该第一接合垫的该金属区段具有与该第二接合垫的该金属区段不同的配置或者具有与该第二接合垫的该金属区段的配置相同但是相对于该第二接合垫而旋转的配置；以及通过该第一及第二接合垫将该第一及第二半导体元件接合在一起。
【技术特征摘要】
2014.10.16 US 14/515,9691.一种方法，包括：
分别地形成第一及第二接合垫于第一及第二半导体元件上，该第
一及该第二接合垫每一个具有多个金属区段，该第一接合垫的该金属
区段具有与该第二接合垫的该金属区段不同的配置或者具有与该第二
接合垫的该金属区段的配置相同但是相对于该第二接合垫而旋转的配
置；以及
通过该第一及第二接合垫将该第一及第二半导体元件接合在一
起。
2.根据权利要求1所述的方法，包括在该第一半导体元件上形成
相比于在该第二半导体元件上的该第二接合垫的较大第一接合垫。
3.根据权利要求1所述的方法，包括通过铜镶嵌工艺分别地在该
第一及第二半导体元件上图案化该第一及第二接合垫。
4.根据权利要求1所述的方法，进一步包括通过介电层分别地围
绕于该第一及第二半导体元件上的该第一及第二接合垫；以及
以化学或等离子活化熔融接合工艺通过该介电层将该第一及第二
半导体元件接合在一起。
5.根据权利要求1所述的方法，其中，该第一及第二半导体元件
包含围绕该金属区段的低温非有机层，该方法进一步包括在接合在一
起前通过化学机械抛光分别地平坦化该第一及第二半导体元件上的该
第一及第二接合垫及该低温非有机层。
6.根据权利要求1所述的方法，进一步包括通过铜镶嵌工艺而图
案化于该第一及第二半导体元件上的该接合垫，以及通过在该经图案
化的接合垫中的铜对铜接合将该第一及第二半导体元件接合在一起。
7.根据权利要求1所述的方法，其中，在该第一半导体元件上的
该第一接合垫的该金属区段包括纵列区段，该纵列为彼此交错配置，
以及在该第二半导体元件上的该第二接合垫的该金属区段包括横列区
段，该横列为彼此交错配置，其中，该纵列区段为垂直于该横列区段。
8.根据权利要求1所述的方法，其中，在该第一半导体元件上的
该第一接合垫的该金属区段包括纵列及横列的金属岛状物，以及在该
第二半导体元件上的该第二接合垫的该金属区段包括线路区段，该线
路为彼此交错配置，其中，该线路区段相对于该纵列及横列金属岛状
物呈现45度角。
9.根据权利要求1所述的方法，其中，在该第一半导体元件上的
第一接合垫的该金属区段包括具有横列及纵列的第一格栅，以及在该
第二半导体元件上的该第二接合垫的该金属区段包括具有横列及纵列
的第二格栅，其中，具有横列及纵列的该第二格栅相对于具有横列及
纵列的该第一格栅呈现45度角。
10.一种方法，包括：
形成具有金属区段的第一接合垫，其...
【专利技术属性】
技术研发人员：L·英格兰，C·克勒韦尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。