电荷存储型IGBT及其制造方法技术

本发明专利技术公开了一种电荷存储型IGBT，包括：漂移区，P型体区，电荷存储层和多个沟槽，各沟槽穿过P型体区和电荷存储层进入到漂移区中；在沟槽中形成有栅极结构；栅极结构包括纵向叠加的下多晶硅栅和上多晶硅栅；下多晶硅栅的掺杂类型和电荷存储层的相反，下多晶硅栅侧面覆盖相邻的电荷存储层且和电荷存储层的电荷相平衡，在器件反向偏置时各下多晶硅栅对电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。本发明专利技术还公开了一种电荷存储型IGBT的制造方法。本发明专利技术能能有效增大器件的击穿电压。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造领域，特别是涉及一种电荷存储型IGBT；本专利技术还涉及一种电荷存储型IGBT的制造方法。
技术介绍
在绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)器件的透明集电极(TC)背面工艺和电场场中止(FS)应用以后，器件性能的提高则主要依靠近表面器件结构和工艺改善来实现。沟槽型FS-IGBT是采用沟槽栅结构、电场中止工艺和透明集电极工艺制作的IGBT器件，具有具有导通饱和电压Vce(sat)低、开关损耗Eoff小的特点。沟槽栅代替平面栅有较大的性能优势。在沟道下方的漂移区内掺杂较高浓度的杂质，形成电荷存储层(CS)。CS层能够有效阻止漂移区内的少子向沟道漂移，使得背面集电区对漂移区(基区)有更好的电导调制效果，进一步降低器件的导通饱和压降。这种器件为电荷存储型IGBT也即CSTBT。CSTBT中，CS层实质上提高了漂移区的掺杂浓度，会降低器件的击穿电压。如何在引入CS层又不显著降低器件击穿电压是CSTBT所遇到最大挑战。
技术实现思路
本专利技术所要解决的技术问题是提供一种电荷存储型IGBT，能增大器件的击穿电压。为此，本专利技术还提供一种电荷存储型IGBT的制造方法。为解决上述技术问题，本专利技术提供的电荷存储型IGBT包括：漂移区，由形成于半导体衬底表面的第一导电类型轻掺杂区组成。第二导电类型掺杂的沟道区，形成于所述漂移区表面。在所述漂移区的底部表面形成有由第二导电类重掺杂区组成的集电区。电荷存储层形成于所述漂移区的顶部区域且位于所述漂移区和所述沟道区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述沟道区中。多个沟槽，各所述沟槽穿过所述沟道区和所述电荷存储层且各所述沟槽的进入到
所述漂移区中；在各所述沟槽中形成有栅极结构。所述栅极结构包括：下多晶硅栅和上多晶硅栅。所述上多晶硅栅纵向叠加在所述下多晶硅栅的顶部，所述下多晶硅栅通过第一介质层和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅和所述下多晶硅栅之间通过第二介质层隔离；所述上多晶硅栅和所述沟槽的侧面通过栅介质层隔离。所述上多晶硅栅为第一导电类型重掺杂，被各所述上多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道。所述下多晶硅栅为第二导电类型掺杂，所述下多晶硅栅侧面覆盖相邻的所述电荷存储层且所述下多晶硅栅和所述电荷存储层的电荷相平衡，在器件反向偏置时各所述下多晶硅栅对所述电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。进一步的改进是，所述半导体衬底为硅衬底。进一步的改进是，在所述硅衬底表面形成有硅外延层，所述漂移区直接由第一导电类型轻掺杂的所述硅外延层组成，所述沟道区形成于所述漂移区表面的所述硅外延层中。进一步的改进是，所述第一介质层的材料为氧化硅，所述第二介质层的材料为氧化硅，所述第三介质层的材料为氧化硅。进一步的改进是，所述电荷存储层的掺杂浓度至少大于所述漂移区的掺杂浓度的一个数量级。进一步的改进是，所述第一介质层的厚度独立与所述栅介质层的厚度，所述第一介质层的厚度越厚器件的栅极电容越小。进一步的改进是，所述下多晶硅栅的掺杂浓度根据所述沟槽的宽度、相邻两个所述沟槽之间的间距以及所述电荷存储层的掺杂浓度进行确定，满足的公式为：所述下多晶硅栅的掺杂浓度＝所述电荷存储层的掺杂浓度×沟槽间距/沟槽宽度/2。进一步的改进是，在所述沟道区表面形成有由第一导电类型重掺杂区组成的源区；在所述半导体衬底的正面形成有层间膜，所述层间膜将所述源区、所述多晶硅栅和所述沟道区表面覆盖。在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔。在所述层间膜的表面形成有正面金属层图形结构，所述正面金属层图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。在所述集电区的底部表面形成有由背面金属层组成的集电极。进一步的改进是，所述集电区为透明集电区。进一步的改进是，在所述漂移区和所述集电区之间形成有由第一导电类型重掺杂区组成的电场中止层。进一步的改进是，电荷存储型IGBT为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述电荷存储型IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。为解决上述技术问题，本专利技术提供的电荷存储型IGBT的制造方法包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面形成由第一导电类型轻掺杂区组成的漂移区。步骤二、在所述漂移区表面依次形成电荷存储层和第二导电类型掺杂的沟道区。所述沟道区位于所述漂移区表面。所述电荷存储层位于所述漂移区的顶部区域且位于所述漂移区和所述沟道区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述沟道区中。步骤三、形成多个沟槽，多个沟槽，各所述沟槽穿过所述沟道区和所述电荷存储层且各所述沟槽的进入到所述漂移区中。步骤四、在各所述沟槽中形成栅极结构。所述栅极结构包括：下多晶硅栅和上多晶硅栅。所述上多晶硅栅纵向叠加在所述下多晶硅栅的顶部，所述下多晶硅栅通过第一介质层和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅和所述下多晶硅栅之间通过第二介质层隔离；所述上多晶硅栅和所述沟槽的侧面通过栅介质层隔离。所述上多晶硅栅为第一导电类型重掺杂，被各所述上多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道。所述下多晶硅栅为第二导电类型掺杂，所述下多晶硅栅侧面覆盖相邻的所述电荷存储层且所述下多晶硅栅和所述电荷存储层的电荷相平衡，在器件反向偏置时各所述
下多晶硅栅对所述电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。进一步的改进是，步骤四包括如下分步骤：步骤41、在所述沟槽的底部表面和侧面形成第一介质层。步骤42、在所述沟槽中进行第一次多晶硅填充，所述第一次多晶硅填充工艺将所述沟槽完全填充且填充的多晶硅为第二导电类型掺杂。步骤43、对所述第一次多晶硅填充的多晶硅进行回刻形成所述下多晶硅栅；对所述第一介质层进行回刻，回刻后的所述第一介质层和所述下多晶硅栅的顶部不表面相平。步骤44、在所述下多晶硅过栅表面形成第二介质层，在位于所述下多晶硅栅顶部的所述沟槽的侧面形成栅介质层。步骤45、在所述沟槽中进行第二次多晶硅填充，所述第二次多晶硅填充工艺将所述沟槽完全填充且填充的多晶硅为第一导电类型重掺杂。步骤43、对所述第二次多晶硅填充的多晶硅进行回刻形成所述上多晶硅栅。进一步的改进是，所述电荷存储层的掺杂浓度至少大于所述漂移区的掺杂浓度的一个数量级。进一步的改进是，所述下多晶硅栅的掺杂浓度根据所述沟槽的宽度、相邻两个所述沟槽之间的间距以及所述电荷存储层的掺杂浓度进行确定，满足的公式为：所述下多晶硅栅的掺杂浓度＝所述电荷存储层的掺杂浓度×沟槽间距/沟槽宽度/2。进一步的改进是，步骤四之后还包括如下正面工艺步骤：步骤五、采用光刻加注入工艺在所述沟道区表面形成由第一导电类型重掺杂区组成的源区。步骤六、在所述半导体衬底的正面淀积层间膜，所述层间膜将所述源区、所述多晶硅栅和所述沟道区表面覆盖。步骤七、对所述层间膜进行光刻刻蚀形成穿过所述层间膜本文档来自技高网...

【技术保护点】
一种电荷存储型IGBT，其特征在于，包括：漂移区，由形成于半导体衬底表面的第一导电类型轻掺杂区组成；第二导电类型掺杂的沟道区，形成于所述漂移区表面；在所述漂移区的底部表面形成有由第二导电类重掺杂区组成的集电区；电荷存储层形成于所述漂移区的顶部区域且位于所述漂移区和所述沟道区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述沟道区中；多个沟槽，各所述沟槽穿过所述沟道区和所述电荷存储层且各所述沟槽的进入到所述漂移区中；在各所述沟槽中形成有栅极结构；所述栅极结构包括：下多晶硅栅和上多晶硅栅；所述上多晶硅栅纵向叠加在所述下多晶硅栅的顶部，所述下多晶硅栅通过第一介质层和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅和所述下多晶硅栅之间通过第二介质层隔离；所述上多晶硅栅和所述沟槽的侧面通过栅介质层隔离；所述上多晶硅栅为第一导电类型重掺杂，被各所述上多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道；所述下多晶硅栅为第二导电类型掺杂，所述下多晶硅栅侧面覆盖相邻的所述电荷存储层且所述下多晶硅栅和所述电荷存储层的电荷相平衡，在器件反向偏置时各所述下多晶硅栅对所述电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。...

【技术特征摘要】
1.一种电荷存储型IGBT，其特征在于，包括：漂移区，由形成于半导体衬底表面的第一导电类型轻掺杂区组成；第二导电类型掺杂的沟道区，形成于所述漂移区表面；在所述漂移区的底部表面形成有由第二导电类重掺杂区组成的集电区；电荷存储层形成于所述漂移区的顶部区域且位于所述漂移区和所述沟道区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述沟道区中；多个沟槽，各所述沟槽穿过所述沟道区和所述电荷存储层且各所述沟槽的进入到所述漂移区中；在各所述沟槽中形成有栅极结构；所述栅极结构包括：下多晶硅栅和上多晶硅栅；所述上多晶硅栅纵向叠加在所述下多晶硅栅的顶部，所述下多晶硅栅通过第一介质层和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅和所述下多晶硅栅之间通过第二介质层隔离；所述上多晶硅栅和所述沟槽的侧面通过栅介质层隔离；所述上多晶硅栅为第一导电类型重掺杂，被各所述上多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道；所述下多晶硅栅为第二导电类型掺杂，所述下多晶硅栅侧面覆盖相邻的所述电荷存储层且所述下多晶硅栅和所述电荷存储层的电荷相平衡，在器件反向偏置时各所述下多晶硅栅对所述电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。2.如权利要求1所述的电荷存储型IGBT，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的电荷存储型IGBT，其特征在于：在所述硅衬底表面形成有硅外延层，所述漂移区直接由第一导电类型轻掺杂的所述硅外延层组成，所述沟道区形成于所述漂移区表面的所述硅外延层中。4.如权利要求2所述的电荷存储型IGBT，其特征在于：所述第一介质层的材料为氧化硅，所述第二介质层的材料为氧化硅，所述第三介质层的材料为氧化硅。5.如权利要求1所述的电荷存储型IGBT，其特征在于：所述电荷存储层的掺杂浓度至少大于所述漂移区的掺杂浓度的一个数量级。6.如权利要求1所述的电荷存储型IGBT，其特征在于：所述第一介质层的厚度
\t独立与所述栅介质层的厚度，所述第一介质层的厚度越厚器件的栅极电容越小。7.如权利要求1所述的电荷存储型IGBT，其特征在于：所述下多晶硅栅的掺杂浓度根据所述沟槽的宽度、相邻两个所述沟槽之间的间距以及所述电荷存储层的掺杂浓度进行确定，满足的公式为：所述下多晶硅栅的掺杂浓度＝所述电荷存储层的掺杂浓度×沟槽间距/沟槽宽度/2。8.如权利要求1所述的电荷存储型IGBT，其特征在于：在所述沟道区表面形成有由第一导电类型重掺杂区组成的源区；在所述半导体衬底的正面形成有层间膜，所述层间膜将所述源区、所述多晶硅栅和所述沟道区表面覆盖；在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔；在所述层间膜的表面形成有正面金属层图形结构，所述正面金属层图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触；在所述集电区的底部表面形成有由背面金属层组成的集电极。9.如权利要求1所述的电荷存储型IGBT，其特征在于：所述集电区为透明集电区。10.如权利要求7所述的电荷存储型IGBT，其特征在于：在所述漂移区和所述集电区之间形成有由第一导电类型重掺杂区组成的电场中止层。11.如权利要求1-10中任一权利要求所述的电荷存储型IGBT，其特征在于：电荷存储型IGBT为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述电荷存储型IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。12.一种电荷存储型IGBT的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面形成由第一导电类型轻掺杂区组成的漂移区；步骤二、在所述漂移区表面依次形成电荷存储层和第二导电类型掺杂的沟道区；所述沟道区位于所述漂移区表面；所述电荷存储层位于所述漂移区的顶部区域且位于所述漂移区和所述沟道区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二
\t导电类载流子从所述漂移区中进入到所述沟道区中；步骤三、形成多个沟槽，多个沟槽，各所述沟槽穿过...

【专利技术属性】
技术研发人员：钱文生，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31