沟槽栅IGBT制造技术

技术编号:15799618 阅读:99 留言:0更新日期:2017-07-11 13:39
本发明专利技术提供一种沟槽栅IGBT,包括:半导体衬底和第一结构,所述第一结构包括位于所述半导体衬底表面内的第一沟槽栅结构及第二沟槽栅结构;其中,第二沟槽栅结构位于两个第一沟槽栅结构之间,第一沟槽栅结构为真栅,第二沟槽栅结构为假栅;发射极金属与第二沟槽栅结构相接触。由于现有技术中的发射极金属接触区设置在沟槽之间,而本发明专利技术中的发射极金属接触区不限于沟槽之间,即发射极金属接触区包含了与假栅接触部分,增大了发射极金属接触区,使用此种结构并没有使沟槽间距增大,相反,还可以将第一沟槽栅结构与第二沟槽栅结构之间的距离适当缩小,使真栅与假栅之间的间距不再受发射极最小接触面积的影响,显著降低沟槽栅IGBT的导通压降。

Trench grid IGBT

The invention provides a trench gate IGBT, includes a semiconductor substrate and a first structure, the first structure comprise a first trench gate structure and the two trench gate structure of a semiconductor substrate surface; the second trench gate structure is located between two of the first trench gate structure, a first trench gate structure for real gate, second a trench gate structure for false gate; emitter metal and second trench gate structure contact. Due to the existing technology of the emitter is arranged in the groove between the metal contact area, and the invention of the emitter metal contact area is not limited to the groove between the emitter metal contact region contains the contact part and the false gate, increases the emitter metal contact area, the structure does not make groove spacing is increased, on the contrary, can also be between the first trench gate structure and the second trench gate structure distance appropriate to narrow the space between the gate and the gate of the really false is no longer affected by the minimum emitter contact area, decrease trench IGBT conduction drop.

【技术实现步骤摘要】
沟槽栅IGBT
本专利技术涉及半导体器件领域,尤其涉及一种沟槽栅IGBT。
技术介绍
当前,沟槽栅双极型晶体管(InsulatedGateBipolarTransistor,简称IGBT)的导通压降与阻断电压的折中关系已接近极限。降低沟槽栅IGBT导通压降的相关设计结构包括IEGT(Injectionenhancedgatetransistor)、PNM-IGBT(PartiallynarrowmesaIGBT)、假栅IGBT等,它们主要通过减小沟槽间距以改善沟槽IGBT的导通特性。然而在传统的设计中,发射极金属接触区只能被放置在沟槽之间,提高沟槽密度的同时也会减小发射极接触面积,而为保证沟槽栅IGBT的安全可靠工作,又必须增大发射结接触面积。因此,减小沟槽栅IGBT的沟槽间距与增大发射结接触面积之间存在矛盾关系。图1所示为IEGT的结构简图,与传统沟槽栅IGBT相比,它通过缩小沟槽间距D来减小沟槽栅IGBT的导通压降。但是在减小D的同时,发射极欧姆接触面积也会减小,会使IGBT的安全工作区变窄。而PNM-IGBT在IEGT的基础上进一步缩减了关键区域的沟槽间距,将沟槽栅IGBT的导通压降降至接近极限。不过由于该沟槽通过复杂的各向同性刻蚀形成,虽然保证了一定的发射极接触面积,但增大发射极接触面积与减小沟槽间距之间依然存在矛盾关系。上述的沟槽栅IGBT在增大发射极接触面积与减小沟槽间距之间存在矛盾,即现有技术的沟槽栅IGBT由于发射极金属接触区被放置在沟槽之间,在增大发射极接触面积的同时,会相应增大沟槽间距。
技术实现思路
本专利技术提供一种沟槽栅IGBT,用以解决现有技术中的沟槽栅IGBT在增大发射极接触面积的同时,会相应增大沟槽间距的技术问题。本专利技术提供一种沟槽栅IGBT,包括:半导体衬底和第一结构,第一结构包括位于半导体衬底表面内的第一沟槽栅结构及第二沟槽栅结构;其中,第二沟槽栅结构位于两个第一沟槽栅结构之间,第一沟槽栅结构为真栅,第二沟槽栅结构为假栅;发射极金属与第二沟槽栅结构相接触。进一步的,第二沟槽栅结构包括第一掺杂区、覆盖在沟槽内表面的氧化层及填充在沟槽中的多晶硅,其中,第一掺杂区覆盖在第二沟槽栅结构上表面的多晶硅上,第一掺杂区的掺杂类型与半导体衬底的掺杂类型相反。进一步的,第一结构还包括半导体衬底表面内位于第一沟槽栅结构靠近第二沟槽栅结构的一侧的与第一掺杂区的掺杂类型相反的第二掺杂区,第二掺杂区与发射极金属相接触。进一步的,第一沟槽栅结构包括覆盖在沟槽内表面和上表面的氧化层及填充在沟槽中的多晶硅,第一沟槽栅结构与发射极金属之间设置有钝化层。进一步的,还包括与第一结构相邻的第二结构,第二结构包括位于半导体衬底表面内的第三沟槽栅结构及第四沟槽栅结构;其中,第四沟槽栅结构位于两个第三沟槽栅结构之间,第三沟槽栅结构为真栅,第四沟槽栅结构为假栅;第一沟槽栅结构与第三沟槽栅结构的沟槽相通,第二沟槽栅结构与第四沟槽栅结构的沟槽相通,发射极金属与第四沟槽栅结构相接触;第二结构还包括半导体衬底表面内位于第三沟槽栅结构与第四沟槽栅结构之间的与第一掺杂区的掺杂类型相反的第三掺杂区,第三掺杂区与发射极金属相接触。进一步的,第一结构还包括半导体衬底表面内位于第一沟槽栅结构与第二沟槽栅结构之间的与第一掺杂区的掺杂类型相同的第四掺杂区。进一步的,第一结构与第二结构均有多个,第一结构与第二结构沿垂直于第一结构所在面的方向交替设置。本专利技术另一方面提供一种沟槽栅IGBT,包括:半导体衬底、位于半导体衬底表面内的第一沟槽栅结构及第二沟槽栅结构;其中,第一沟槽栅结构位于两个第二沟槽栅结构之间,第一沟槽栅结构为真栅,第二沟槽栅结构为假栅;发射极金属与第二沟槽栅结构相接触。进一步的,还包括半导体衬底表面内位于第一沟槽栅结构靠近第二沟槽栅结构的一侧且与半导体衬底的掺杂类型相同的第一掺杂区,第一掺杂区与发射极金属相接触。进一步的,第二沟槽栅结构包括覆盖在沟槽内表面的氧化层及填充在沟槽中的多晶硅,第一沟槽栅结构与发射极金属之间设置有钝化层。本专利技术提供的沟槽栅IGBT,发射极金属与第二沟槽栅结构相接触,即发射极金属与假栅相接触,由于现有技术中的发射极金属接触区设置在沟槽之间,而本专利技术中的发射极金属接触区不限于沟槽之间,还与假栅相接触,即发射极金属接触区包含了与假栅接触部分,增大了发射极金属接触区,使用此种结构并没有使沟槽间距增大,相反,还可以将第一沟槽栅结构与第二沟槽栅结构之间的距离适当缩小,使真栅与假栅之间的间距不再受发射极最小接触面积的影响,显著降低沟槽栅IGBT的导通压降,同时,将假栅的栅电极与发射极金属相接触,可使假栅实现良好接地。附图说明在下文中将基于实施例并参考附图来对本专利技术进行更详细的描述。其中:图1为现有技术中的IEGT的结构示意图;图2为本专利技术的沟槽栅IGBT的实施例一的一结构示意图;图3为本专利技术的沟槽栅IGBT的实施例一的另一结构示意图;图4为本专利技术的沟槽栅IGBT的实施例二的一结构示意图;图5为本专利技术的沟槽栅IGBT的实施例二的另一结构示意图;图6为本专利技术的沟槽栅IGBT的实施例二的又一结构示意图;图7为本专利技术的沟槽栅IGBT的实施例二的再一结构示意图;图8为本专利技术的沟槽栅IGBT的实施例三的一结构示意图。在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。具体实施方式下面将结合附图对本专利技术作进一步说明。实施例一图2为本专利技术的沟槽栅IGBT的一实施例的结构示意图,如图2所示,本实施例提供一种沟槽栅IGBT,包括:半导体衬底1和第一结构2,所述第一结构2包括位于所述半导体衬底1表面内的第一沟槽栅结构21及第二沟槽栅结构22;其中,第二沟槽栅结构22位于两个第一沟槽栅结构21之间,第一沟槽栅结构21为真栅,第二沟槽栅结构22为假栅;发射极金属3与第二沟槽栅结构22相接触。本说明书中的“半导体衬底1表面内”是指由半导体衬底1表面向下延伸的一定深度的区域,该区域属于半导体衬底1的一部分。其中,半导体衬底1可以包括半导体元素,例如单晶、多晶或非晶结构的硅或硅锗,也可以包括混合的半导体结构,例如碳化硅、合金半导体或其组合,在此不做限定。在本实施例中的半导体衬底1优选采用硅衬底,可采用N型或P型硅衬底,在本实施例中以N型衬底为例进行说明。半导体衬底1由两部分构成,包括位于底层的通过对半导体衬底1进行N型掺杂的N型掺杂区12,和位于底层之上的通过向半导体衬底1表层注入P型杂质形成的P型掺杂区11。第一沟槽栅结构21及第二沟槽栅结构22为开口位于半导体衬底1的上表面,贯穿P型掺杂区11,且底部位于N型掺杂区12中的U型沟槽。第二沟槽栅结构22位于两个第一沟槽栅结构21之间,第二沟槽栅结构22与两个第一沟槽栅结构21之间均保留一定的距离,第一沟槽栅结构21为真栅,第二沟槽栅结构22为假栅。真栅即为沟槽栅IGBT元胞中起控制作用的栅极,对地电压可在15V到-15V之间变化;假栅即为沟槽栅IGBT元胞中不起控制作用的栅极,通常浮空或者接地。发射极金属3与第二沟槽栅结构22相接触,即发射极金属3与假栅相接触,由于现有技术中的发射极金属3接触区设置在沟槽之间,而本专利技术中的发射极金属接触区不限于沟槽之间,还与假栅本文档来自技高网...
沟槽栅IGBT

【技术保护点】
一种沟槽栅IGBT,其特征在于,包括:半导体衬底和第一结构,所述第一结构包括位于所述半导体衬底表面内的第一沟槽栅结构及第二沟槽栅结构;其中,第二沟槽栅结构位于两个第一沟槽栅结构之间,第一沟槽栅结构为真栅,第二沟槽栅结构为假栅;发射极金属与第二沟槽栅结构相接触。

【技术特征摘要】
1.一种沟槽栅IGBT,其特征在于,包括:半导体衬底和第一结构,所述第一结构包括位于所述半导体衬底表面内的第一沟槽栅结构及第二沟槽栅结构;其中,第二沟槽栅结构位于两个第一沟槽栅结构之间,第一沟槽栅结构为真栅,第二沟槽栅结构为假栅;发射极金属与第二沟槽栅结构相接触。2.根据权利要求1所述的沟槽栅IGBT,其特征在于,所述第二沟槽栅结构包括第一掺杂区、覆盖在沟槽内表面的氧化层及填充在沟槽中的多晶硅,其中,第一掺杂区覆盖在第二沟槽栅结构上表面的多晶硅上,第一掺杂区的掺杂类型与所述半导体衬底的掺杂类型相反。3.根据权利要求1所述的沟槽栅IGBT,其特征在于,第一结构还包括所述半导体衬底表面内位于所述第一沟槽栅结构靠近第二沟槽栅结构的一侧的与第一掺杂区的掺杂类型相反的第二掺杂区,所述第二掺杂区与发射极金属相接触。4.根据权利要求1所述的沟槽栅IGBT,其特征在于,所述第一沟槽栅结构包括覆盖在沟槽内表面和上表面的氧化层及填充在沟槽中的多晶硅,所述第一沟槽栅结构与发射极金属之间设置有钝化层。5.根据权利要求2所述的沟槽栅IGBT,其特征在于,还包括与第一结构相邻的第二结构,所述第二结构包括位于所述半导体衬底表面内的第三沟槽栅结构及第四沟槽栅结构;其中,第四沟槽栅结构位于两个第三沟槽栅结构之间,第三沟槽栅结构为真栅,第四沟槽栅结构为假栅;第一沟槽栅结构与第三沟...

【专利技术属性】
技术研发人员:刘国友朱利恒黄建伟罗海辉谭灿健杨鑫著肖强文高
申请(专利权)人:株洲中车时代电气股份有限公司
类型:发明
国别省市:湖南,43

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1