高分辨率相位检测器制造技术

提供了高分辨率相位检测器。提供了用于时钟相位检测的方法和系统。生成第一时钟信号的经延迟版本的集合。第一时钟的经延迟版本的集合用来将第二时钟信号采样，在与第一时钟信号相对应的域中产生采样的序列。在采样的序列内定位至少一个边沿指示。

【技术实现步骤摘要】

本专利技术涉及电路，并且更具体地，涉及时钟相位检测。
技术介绍
许多数字系统具有多个时钟域。因此，当信号从一个时钟域移动到另一个时钟域时，其必须被同步以避免亚稳定性和同步失败。如果两个时钟具有固定的频率，那么两个时钟之间的相位关系是周期性的，以两个时钟的拍频。通过利用该周期性的相位关系，周期性的同步器能够比不得不处置跨时钟中的至少一个以可变频率运行的时钟域的同步器更简单、具有更低时延和更低的故障概率。当时钟中的至少一个以可变频率运行时，同步器的设计更复杂。典型地，使用异步的先入先出（FIFO）利用周期性的时钟来同步时钟域之间的信号传递。FIFO存储器引发大量面积开销。FIFO还添加延迟的若干循环作为格雷码输入，并且FIFO的输出指针必须通过多个触发器来同步以可靠地跨时钟域传送信号。因此存在对于解决与现有技术相关联的这些和/或其他问题的需求。
技术实现思路
提供了用于时钟相位检测的方法和系统。生成第一时钟信号的经延迟版本的集合。第一时钟的经延迟版本的集合用来将第二时钟信号采样，在与第一时钟信号相对应的域中产生第二时钟采样的序列。在第二时钟采样的序列内定位至少一个边沿指示。附图说明图1A示出根据一个实施例的、用于在时钟信号采样的序列内定位边沿指示的方法的流程图。图1B示出根据一个实施例的、用于使用边沿指示来检测相位的方法的流程图。图2A示出根据一个实施例的高分辨率相位检测器。图2B示出根据一个实施例的、图2A的时钟延迟单元。图2C示出根据一个实施例的、图2A的时钟采样单元。图2D示出根据一个实施例的、图2A的边沿检测单元。图2E示出根据一个实施例的、图2A的相位单元。图2F示出根据一个实施例的、图2A的周期单元。图3A示出根据一个实施例的、两个时钟信号的波形。图3B示出根据一个实施例的、两个时钟信号的其他波形。图4示出根据一个实施例的、用于确定相位和周期的方法的流程图。图5A示出根据一个实施例的另一高分辨率相位检测器。图5B示出根据一个实施例的、图5A的开环时钟延迟单元。图5C示出根据一个实施例的、图5A的时钟采样单元。图5D示出根据一个实施例的、图5A的周期计算单元。图5E示出根据一个实施例的、图5A的相位单元。图5F示出根据一个实施例的、图5A的周期单元。图5G示出根据一个实施例的、用于确定相位和周期的方法的另一流程图。图6A示出其中可实现各先前实施例的各架构和/或功能性的示例性集成电路。图6B示出其中可实现各先前实施例的各架构和/或功能性的示例性系统。具体实施方式智能手机、平板电脑、膝上型电脑和其他移动设备中使用的处理器有时降低提供给一个或多个集成电路设备的供电电压以降低功耗并延长电池再充电之间的时间。集成电路设备还可基于不同运行模式改变对设备内的不同电路的电源电压电平。随着电源电压电平的降低，取决于特定电源电压电平的任何时钟信号可以以较低频率运行。当电源电压电平增加时，时钟信号的频率也增加。因为时钟频率可根据电源电压电平而变化，所以无法依靠依赖不同时钟域之间的固定关系的常规同步技术用于在时钟中的至少一个具有可变频率的时钟域之间传送信号。虽然时钟频率可响应于变化的电源电压电平而变化，但是本文所描述的技术也可应用到时钟频率出于其他原因而变化的情况。例如，时钟频率可随着温度变化而变化或作为编程的结果而变化。关于本描述，第一时钟域是信号可从其中所采样的任何类型的系统的时钟域。例如，第一时钟域可以是中央处理单元（CPU）、图形处理单元（GPU）、存储器控制器和/或具有时钟域的任何其他系统的时钟域。第一时钟域可包括具有特定频率或可以变化的频率的第一时钟信号。第二时钟域可包括具有特定频率或可以变化的频率的第二时钟信号。从第二域传送到第一域的信号被同步到第一时钟域。低时延同步器可被设计为使用两个时钟域之间的相对相位，而不是使用使用异步的先入先出缓冲区（FIFO）在时钟域之间传递信号的常规同步器。假定第一时钟信号在接收时钟域中并且第二时钟信号在传送时钟域中，相对相位用来确定传送时钟域中的信号何时可在接收时钟域中被采样。本文所进一步描述的高分辨率相位检测器可配置为当一个或两个时钟信号具有变化的频率时跟踪频率瞬态并生成两个时钟域之间的相对相位和周期。高分辨率相位检测器使用是本地或接收的时钟（clkr）的第一时钟信号并从传送时钟域（clkt）接受第二时钟信号。高分辨率相位检测器输出将相位值（Phase）和周期值（Period）编码的两个信号。phase值表示在clkr单位区间（UI）从clkt上的最后的跃迁到clkr上的最后的跃迁的时间。period值表示在clkr UI在clkt上的最后两次跃迁之间的时间。图1A示出根据一个实施例的、用于在时钟信号采样的序列内定位边沿指示的方法100的流程图。在步骤105，生成第一时钟信号的经延迟版本的集合。第一时钟信号的每个经延迟版本是第一时钟信号的不同相位。在步骤110，使用第一时钟信号的经延迟版本的集合将第二时钟信号采样以在第一时钟域中产生采样的序列。随后，在步骤115，在采样的序列内，至少一个边沿指示被定位。边沿指示是采样的序列中的采样的上升或下降的跃迁。至少一个边沿指示可用来计算相位和周期值。图1B示出根据一个实施例的、用于使用边沿指示检测相位的方法130的流程图。完成步骤105、110和115以提供至少一个边沿指示。在步骤120，处理最新的边沿指示以计算表示第二时钟信号相对于第一时钟信号的的相位的相位值。在步骤125，处理两个最新的边沿指示以计算表示第二时钟信号和第一时钟信号之间的相对周期的周期值。图2A示出根据一个实施例的高分辨率相位检测器200。高分辨率相位检测器200包括时钟延迟单元210、时钟采样单元220、边沿检测单元230、相位单元240和周期单元250。高分辨率相位检测器200接收第一时钟信号Clk201以及第二时钟信号Clk202，并生成两个值，phase（相位）203和period（周期）204。phase203和period204值每个由多位信号编码。phase203的值表示第二时钟相对于第一时钟的相位。period204的值表示第二时钟和第一时钟之间的相对周期。第一时钟和第二时钟中的至少一个可随时间变化。高分辨率相位检测器200被设计为随着第一时钟和/或第二时钟的频率变化连本文档来自技高网...

【技术保护点】
一种方法，包括：生成第一时钟信号的经延迟版本的集合；使用所述第一时钟信号的经延迟版本的集合将第二时钟信号采样，以在与所述第一时钟信号相对应的域中产生第二时钟采样的序列；以及在所述第二时钟采样的序列内定位至少一个边沿指示。

【技术特征摘要】
2012.11.13 US 13/676,0211.一种方法，包括：
生成第一时钟信号的经延迟版本的集合；
使用所述第一时钟信号的经延迟版本的集合将第二时钟信号采样，以
在与所述第一时钟信号相对应的域中产生第二时钟采样的序列；以及
在所述第二时钟采样的序列内定位至少一个边沿指示。
2.根据权利要求1所述的方法，其中所述第一时钟信号的经延迟版本
的集合使用开路延迟环路来生成。
3.根据权利要求2所述的方法，进一步包括：
使用所述第一时钟信号的经延迟版本的集合将所述第一时钟信号采
样，以在所述与所述第一时钟信号相对应的域中产生第一时钟采样的序列；
以及
在所述第一时钟采样的序列内定位第一边沿指示。
4.根据权利要求3所述的方法，进一步包括基于所述第一时钟采样的
序列内的所述第一边沿指示计算所述第一时钟信号的周期。
5.根据权利要求1所述的方法，进一步包括处理所述至少一个边沿指
示以计算表示所述第二时钟信号相对于所述第一时钟信号的相位的相位
值。
6.根据权利要求5所述的方法，其中所述至少一个边沿指示包括是最
新的边沿的第一边沿，并且所述至少一个边沿指示的所述处理包括将下一
相位值设定到所述第一边沿的定位。
7.根据权利要求5所述的方法，进一步包括：
生成所述第一时钟信号的经延迟版本的第二集合；
使用所述第一时钟信号的经延迟版本的第二集合将所述第二时钟信号
采样，以在所述与所述第一时钟信号相对应的域中产生第二时钟采样的第
二序列；以及
将下一相位值计算为所述相位值加上第二集合中的所述第一时钟信号
的数个经延迟版本。
8.根据权利要求1所述的方法，进一步包括处理所述至少一个边沿指
示以计算表示所述第二时钟信号和所述第一时钟信号之间的相对周期的周

\t期值。
9.根据权利要求8所述的方法，其中所述至少一个边沿指示包括第一
边沿和第二边沿，其中所述第一边沿比所述第二边沿更新，并且所述至少
一个边沿指示以计算所述周期值的所述处理包括将下一周期值设定为所述
第二边沿的定位。
10.根据...

【专利技术属性】
技术研发人员：威廉·J·达利，斯蒂芬·G·特尔，
申请(专利权)人：辉达公司，
类型：发明
国别省市：