描述了一种用于测试集成电路器件的晶片的测试系统。该测试系统包括：第一多个测试探针，适于与被测试系统测试的晶片的第一对应触点进行电接触；第二多个测试探针，适于在被测试系统测试的晶片的一部分的周界区域上与第二对应的触点进行电接触；以及控制电...

本文中描述了一种集成电路，其包括：半导体衬底，包括p掺杂区域和n掺杂区域；第一晶体管，包括设置在所述半导体衬底的所述p掺杂区域中的n+掺杂源极区域；第二晶体管，包括设置在所述半导体衬底的所述n掺杂区域中的p+掺杂源极区域，所述p+掺杂源...

公开的电路布置包括逻辑电路(105)、耦接至逻辑电路并包括第一多个双稳态电路(202)的输入寄存器逻辑(104)以及耦接至输入寄存器逻辑的控制电路(102)。控制电路被配置为根据输入时钟信号(150)生成多个延迟的时钟信号(142、14...

一种在计算机系统中配置可编程集成电路(IC)的示例方法包括：选择(702)可编程IC的可编程组构的第一区域以用于外壳电路的实现，该外壳电路被配置为与计算机系统的总线对接；选择(704)可编程组构的第二区域以用于应用电路的实现，该应用电路...

一种示例集成电路(IC)包括片上网络(NoC)(106)；耦合到NoC的主设备(302)；耦合到NoC的存储器控制器(304)，其被配置为控制耦合到IC的存储器；以及耦合到NoC的在线纠错码(ECC)电路(112)。ECC电路被配置为从...

一种示例电压参考电路，包括参考电路(202)，其包括第一电路(308)，该第一电路(308)被配置为生成与温度成比例的电流和对应的第一控制电压，以及第二电路(316)，该第二电路(316)被配置为生成与温度互补的电流和对应的第二控制电压...

提供了一种集成电路(IC)芯片，该IC芯片具有适于检测和解锁被锁存的晶体管的电路。在一个示例中，IC芯片包括本体、设置在本体中并耦合至本体上设置的多个接触焊盘中的至少一个的电源轨以及设置在本体中的第一核心电路。第一核心电路包括第一限流电...

本文描述了一种集成电路互连件132，适合于形成集成电路芯片封装110。在一个示例中，提供集成电路互连件132，其包括包含第一电路系统212的第一基板112、第一接触焊盘214、第一柱230、第一柱保护层280、包含第二电路系统202的第...

本发明提供一种图重写的处理方法及装置、计算设备及可读介质。其方法包括：对网络部署框架的前端的神经网络模型进行解析，获取神经网络模型对应的原始图，该原始图包括数个单运算的操作符算子；利用预先生成的图重写接口对原始图进行重写处理，得到网络部...

本文描述了集成芯片封装组件测试系统(100)和用于测试芯片封装组件的方法。在一个示例中，集成电路芯片封装测试系统(100)包括插座(120)和工作压力机(106)。插座(120)被配置为接纳芯片封装组件(160)以在测试系统(100)中...

一种正交时钟校正(QCC)电路，包括：第一对时钟校正电路(304i，3042)，其分别输出四相时钟信号(122)的同相时钟信号和反相时钟信号(cki，cki_b)；第二对时钟校正电路(3043，3044)其分别输出四相时钟信号(122)...

本文中的实施例描述了使用库(130)将神经网络应用(120)与神经网络加速器(165)接合的技术。神经网络应用(120)可以在主机计算系统(105)上执行，而神经网络加速器(165)可以在大规模并行硬件系统(例如，FPGA(150))上...

本公开的实施例涉及电子器件装置。本文中描述的示例提供了一种具有用于散热的多个导热路径的电子器件装置。在示例中，一种电子器件装置包括封装件，该封装件包括附接到封装基板的管芯。该电子器件装置还包括：被设置在管芯周围并且在封装基板上的环形加强...

在所公开的用于在神经网络系统中进行处理的方法和系统中，主机计算机系统(402)将与神经网络的多个层相关联的多个权重矩阵写入(602)到与神经网络加速器(238)共享的存储器(226)中。主机计算机系统还将多个每层指令组装(610)为指令...

至少一个神经网络加速器(238)对输入数据集执行神经网络的第一层子集的操作，生成中间数据集，并且将中间数据集存储在共享存储器(612)中的共享存储器队列(614)中。主机计算机系统(402)的第一处理器元件(602)向神经网络加速器提供...

本公开涉及一种裸片至裸片的通信方案。这里所描述的示例提供了集成电路(IC)裸片之间的通信方案。在一个示例中，IC封装件包括第一IC裸片和第二IC裸片。第一IC裸片包括被配置为实现编码通信的编码器/解码器。第二IC裸片包括被配置为实现未编...

本公开的实施例涉及高密度基板和具有高密度基板的堆叠式硅封装组件。提供了具有一种用于芯片封装组件的高密度布线的改进的互连基板、具有高密度基板的芯片封装组件及其制造方法，其利用具有被设置在低密度布线区域上的高密度布线区域的基板。在一个示例中...

一种用于将图像数据格式化成图像样本的多个流的示例预处理器电路包括：第一缓冲器(705)，被配置成存储图像数据(802)的多个行(814)并且输出多个行中的一行；第二缓冲器(708)，耦合到第一缓冲器(705)，包括多个存储位置(709)...

一种示例集成电路(IC)封装包括：布置在基板(118)上的处理系统(104)和可编程IC(106)，处理系统通过基板的互连(112)耦合到可编程IC；处理系统包括耦合到环形互连(210)的部件(202…208)，部件包括处理器(202)...

一个示例数字时间转换器(DTC)(102)包括：延迟链电路(301)，具有顺序耦合的多个延迟单元(302)，延迟链电路包括用于接收第一时钟信号的第一输入(F