本发明描述了通过显著减少Cu氧化物形成来在降低的温度(例如，至多200℃)下用于实现铜‑铜(Cu‑Cu)键合的方法和设备。这些技术提供更快的循环时间并不需要特殊措施(例如，形成气体)。这些技术还可实现更长的队列(Q)或分段时间。一个示例...

一种示例光电二极管仿真器电路(202)包括：第一电流源电路(M1，M2，Iref)；第一和第二晶体管(M4，M5)，其源极耦合在一起并且耦合到第一电流源电路的输出，第二晶体管的漏极耦合到第一节点(N2)；第三晶体管(M7)，耦合在第一晶...

本文描述了一种能够实现电路选择的集成电路。所述集成电路包括：提供预定功能的多个冗余电路(512，514)；电压传感器(212)，其被耦接以接收参考电压；以及选择电路(503)，其耦接到电压传感器和参考电压，其中，所述选择电路基于参考电压...

本申请描述了探针组件，探针组件具有探针头部紧固机构，所述探针头部紧固机构包括锁环壳体和设置在锁环壳体中的锁环。在一个实例中，探头组件包括刚性衬底、耦接在刚性衬底的电路板以及探针头部紧固机构。所述探针头部紧固机构包括锁环壳体和设置在锁环壳...

一种神经网络压缩编译器及其编译压缩方法。该神经网络压缩编译器可以包括：编译前端，用于对输入的神经网络算法进行分析，所述算法包括神经网络算法的拓扑结构和神经网络算法的参数；优化器，用于对所述算法和/或所述分析生成的中间表示进行优化；以及指...

本申请描述了一种用于配置从端点电路的外围互连，比如可在可配置网络中、可在片上系统(SoC)中。在一个示例中，一种装置包括在芯片上的处理系统、在所述芯片上的电路块、以及在所述芯片上的可配置网络。所述处理系统和所述电路块连接至所述可配置网络...

描述了一种集成电路设备。所述集成电路设备包括衬底(202)；多个金属布线互连层(710、712、716)；电感器(108)，所述电感器形成于所述多个金属布线互连层中的至少一个金属层中；以及底部金属层(702)，所述底部金属层在所述多个金...

描述了通常涉及电吸收调制的系统和相关方法。在所述系统中，存在波导(106)。光检测器(318)相对于波导(106)配置，并用于检测光信号的发光强度。电吸收调制器(320)相对于波导(106)配置，并用于光信号的电吸收调制。集成加热元件(...

本申请公开了一种光驱动电路，包括：PMOS上拉电路、NMOS下拉电路以及电感电路。PMOS上拉电路包括：第一端，用以基于接收到的数据信号接收第一输入信号；以及耦合到电感电路的P输出端。NMOS下拉电路包括：第二输入端，用以基于接收到的数...

用于电路设计的物理综合可以包括：使用处理器确定(320)与不满足时序要求的电路设计的信号路径有关的特征，使用处理器通过第一神经网络模型处理(330)所述特征，所述第一神经网络模型被训练成指示第一物理综合优化的有效性，以及使用处理器，基于...

本申请涉及一种集成电路芯片封装测试系统和一种用于集成电路芯片封装测试系统的转接器模块。在一个示例中，提供了用于集成电路芯片封装测试系统的转接器模块。转接器模块包括主体、固定板和盖板。多个弹簧销每个被设置在形成于主体中的多个弹簧销接纳孔中...

一种装置，所述装置包括：电压‑电流转换器电路，所述电压‑电流转换器电路包括跨导运算放大器OTA，所述电压‑电流转换器电路用于生成偏置电流，所述偏置电流与所述OTA的参考电压输入端口处的参考电压成比例；以及偏置电流反馈路径，所述偏置电流反...

这里的示例描述了用于提供可定制的直接存储器存取(DMA)接口的技术，该接口可以允许用户逻辑改变或控制如何执行DMA读取和写入。在一个示例中，DMA引擎可以被硬化(例如，包括由半导体材料形成的电路)，其防止DMA引擎像可编程逻辑那样被重新...

本申请涉及一种发送器和集成电路。所述发送器包括：驱动器电路，所述驱动器电路具有被耦接到输出焊盘的上拉电路和下拉电路；数控阻抗(DCI)校准电路，所述DCI校准电路具有第一参考驱动器、第二参考驱动器和参考电阻器，所述DCI校准电路被配置为...

本申请描述了用于从相应工件切割裸片的技术，以及将一个或多个切割的裸片结合到堆叠式装置结构中的技术。在一些实施例中，从工件切割裸片包括在切割线中化学蚀刻工件。在一些实施例中，从工件切割裸片包括在切割线中机械切割工件并沿着裸片的侧壁形成衬垫...

示例的发射器(104)包括第一和第二电路级(250，252)和接口电路(206)。第一电路级被配置为从基带信号生成调制信号，每个调制信号具有不同的载波频率。第二电路级被配置为生成射频(RF)能量，RF能量将由天线(110)辐射。接口电路...

数字预失真(DPD)系统(302B)包括被配置为接收DPD输入信号的输入(222)。DPD系统包括第一预失真电路(404)，其被配置为提供被耦接到输入的第一信号路径以产生第一预失真信号(428)。第一预失真电路包括第一无限脉冲响应(MR...

一种装置(210)可以包括被配置为接收操作参数的接口电路(305)和耦合到接口电路(305)并且被配置为存储操作参数的控制电路(310)。装置(210)还可以包括耦合到控制电路(310)的时钟误差检测电路(320)。时钟误差检测电路(3...

本申请公开的电路结构包括逻辑电路、多个双稳态电路以及耦合到双稳态电路的控制电路。每个双稳态电路具有数据输入、时钟输入和耦合到所述逻辑电路的输出。所述控制电路被编程以选择性地将双稳态电路的输出或者所述多个双稳态电路的数据输入处信号连接到所...

一种系统包括全局存储器电路(102、104)，其被配置为存储输入张量和输出张量。行数据路径(106、108)均都连接到存储器电路的输出端口。列数据路径(124、126)连接到存储器电路的输入端口。处理元件(112、114、116、118...