本申请公开一种半导体元件及其制备方法。该半导体元件包括多个漏极区，于一基底中；多个电容器插塞，于该多个漏极区上；多个下层电极，于该多个电容器插塞上，并分别包括一U形截面轮廓；一下部支撑层，于该基底之上，靠在该多个下层电极的一外表面上，并...

本发明提供一种存储器装置及其测试方法，所述存储器装置包括数据阵列、奇偶校验阵列和ECC电路。所述ECC电路耦接到数据阵列和奇偶校验阵列。在第一测试模式中，ECC电路的ECC功能被禁用，并且在第二测试模式中，ECC电路直接访问奇偶校验阵列...

本申请公开一种半导体元件及其制备方法，该半导体元件包括：字元线结构、多个杂质区域、多个底部浅插塞、第一内连接层、多个顶部浅插塞、多个深插塞以及第二内连接层。字元线结构设置于基底中。多个杂质区域设置于基底中并邻近字元线结构。多个底部浅插塞...

本发明提供一种存储器装置及其存储方法。存储器装置包含：数据阵列、奇偶校验阵列以及错误校正和检验(ECC)电路。ECC电路耦接到数据阵列和奇偶校验阵列。在第一测试模式中，禁用ECC电路的ECC功能，且在第二测试模式中，ECC电路直接存取奇...

一种制造半导体元件的方法包含：形成第一氧化层在基材上；掺杂第一氧化层；形成堆叠结构在经掺杂的第一氧化层上；使用第一配方液体蚀刻堆叠结构与经掺杂的第一氧化层的部分以形成开口，其中第一配方液体为碱性；以及使用填充层填充开口。其功效在于，制造...

一种半导体结构包括第一介电层、第一介电层上的第二介电层、第一介电层与第二介电层中的电容结构、第二介电层上的第三介电层、字元线、通道结构以及栅极介电质。字元线位于第三介电层中，并跨过电容结构。通道结构位于第三介电层中，并围绕字元线及第三介...

本公开内容提供一种半导体结构、其制备方法及其制备系统。该制备方法包括若干操作。提供一基底，包括一元件区及一切割道区。在该基底上形成一第一层。在该切割道区中的该第一层上形成一第一光激发光层。该第一层及该第一光激发光层经图案化以在该切割道区...

本申请公开一种半导体元件及其制备方法，该半导体元件包括：一基底；一字元线结构，设置于该基底中；多个杂质区域，设置于该基底中并邻近该字元线结构；多个底部浅插塞，设置于该字元线结构上；一第一内连接层，设置于该些底部浅插塞上；多个顶部浅插塞，...

一种半导体存储器装置的制造方法，包括：在存储器单元的至少一部分上方依次形成下氧化物层、字元线金属层和上氧化物层；形成贯穿上氧化物层、字元线金属层和下氧化物层的通孔，以暴露部分存储器单元；在通孔中形成牺牲柱；去除上氧化物层以暴露牺牲柱的顶...

本公开提供一种半导体结构的制备方法。该制备方法包括：形成一共形层在一基底上的一第一图案化层上；形成一第二层在该共形层上且位在该第一图案化层的一些部分之间；执行一第一蚀刻以形成一第二图案化层以及一图案化共形层；执行一第二蚀刻以移除该第一图...

本公开提供一种半导体元件及其制备方法。该半导体元件包括一基底、一键结结构、一位元线和一字元线。该键结结构设置于该基底上。该位元线设置于该键结结构上。该通道层设置于该位元线上。该字元围绕该通道层。该键结结构包括一介电材料。

本发明提供一种测试装置和其测试方法，所述测试方法包含：根据基础数据产生错误校正码；将基础数据划分为多个基础数据区段；根据基础数据产生多个候选测试数据，其中候选测试数据中的每一个具有多个测试数据区段，且测试数据区段中的每一个对应于基础数据...

本公开公开一种半导体元件及其制备方法。该半导体元件包括一基底；一第一杂质区域，其设置于该基底中；一第一介电层，其设置于该基底上；一第一插塞，其包括：一掩埋部分，其沿着该第一介电层设置，且设置于该第一杂质区域上，及一凸出部分，其设置于该掩...

动态随机存取存储器包含阵列区域、底部电容阵列以及顶部电容阵列。底部电容阵列位于阵列区域中。底部电容阵列为单侧电容阵列。顶部电容阵列位于阵列区域中且位于底部电容阵列上。顶部电容阵列为双侧电容阵列。通过堆叠双侧电容阵列于单侧电容阵列上，可增...

本公开提供一种静电放电保护的半导体布局、静电放电(ESD)保护电路及其制备方法。该保护电路包括一MOS晶体管以及一电阻器。该MOS晶体管电性耦接到一核心电路。该电阻器电性耦接到该MOS晶体管的一栅极而在该栅极上产生一偏压，以在该核心电路...

本公开提供一种静电放电(ESD)保护电路。该保护电路包括一MOS晶体管、一电阻器及一电容器。该MOS晶体管电性耦接到一核心电路。该电阻器电性耦接到该MOS晶体管的一栅极而在该栅极上产生一偏压，以在该核心电路上发生一ESD事件时将一ESD...

本申请提供一种半导体元件结构及其制备方法。该半导体元件结构包括一基底、一字元线、一通道层及一位元线。该字元线设置于该基底上。该通道层被字元线所围绕。该位元线设置于该通道层上。该通道层具有在该基底中的一第一部分和在该基底上方的一第二部分。...

本公开提供一种半导体结构以及其制备方法。半导体结构包括第一晶粒、第二晶粒及模置物。第一晶粒具有第一基底、第一介电层、导电垫、第一接合层及多个第一通孔。第一介电层设置在第一基底上，导电垫经过第一介电层而至少部分暴露。第一接合层设置在第一介...

本公开提供一种半导体结构及其制备方法。该半导体结构包括一基底；一晶体管，设置于该基底上；以及一沟渠熔丝，设置于该基底中并穿透该晶体管的一源极或漏极(S/D)区。另提供一种该半导体结构的制备方法。

提供一种具有突出物的导电垫的半导体结构以及该半导体结构的制备方法。该半导体结构包括第一晶粒以及第二晶粒；该第一晶粒具有第一基底、第一介电层、第一导电垫、第一接合层以及第一通孔，该第一介电层设置在该第一基底上，该第一导电垫经过该第一介电层...