一种用于抖动抑制的装置、系统和方法制造方法及图纸

在一个实施例中，用于将周期性数字输出信号的相位与周期性数字输入信号的相位同步的延迟锁相环DLL包括去偏移元件，该去偏移元件响应于至DLL的周期性数字输入信号和来自DLL的周期性数字输出信号，通过同步所述周期性数字输出信号中的转换与所述周期性数字输入信号中的转换，来抑制所述周期性数字输出信号中的抖动并生成最终的抖动抑制的周期性数字输出信号。

【技术实现步骤摘要】
【国外来华专利技术】一种用于抖动抑制的装置、系统和方法政府在本专利技术中的权利本申请是由美国在DARPA项目No.HR0011-11-C-0037的支持下做出的。政府对本申请享有一定的权利。相关申请的交叉引用本申请要求于2011年6月30日提交的美国临时申请No.61/503,233的权益，并且通过引用将其结合于此。
本公开总体涉及I型延迟锁相环(DLL)中的抖动抑制。
技术介绍
延迟锁相环(DLL)是用于可控地监视和调整周期性数字输出信号相对于周期性数字输入信号(例如，时钟信号)的相位。一般而言，DLL是调整延迟路径从而在输入信号和输出信号之间产生期望的相位关系的伺服机构(servo-mechanism)。DLL已经被广泛地用作收发机(transceiver)、芯片间通信接口以及时钟分布网络中的频率合成器和时钟电路。在“I型”DLL中，在执行相位比较并生成输出信号中将参考信号与其自身的延迟版本进行比较。传统的I型DLL包括延迟线、相位检测器元件和环路滤波器(积分器)，它们被用于创建与输入信号相位匹配(即，“锁定”)的输出信号。相位检测器和环路滤波器形成用于控制相位匹配所必需的延迟线的长度的反馈路径。获得适当锁定在输入信号相位上的输出信号的一个问题是传播信号内抖动(δ)形式的噪声的存在。如本领域所公知的那样，“抖动”能够被定义为周期性信号的边沿的到达时间的多变性(variability)，这种多变性是信号内噪声的存在的结果(在多数情形中，噪声显现出以所期望的边沿为中心的高斯分布)。在DLL结构中，抖动可以存在于至延迟线的输入信号和来自延迟线的输出信号二者上。的确，在输出处可能存在抖动的累加(标注为抖动峰值)，该抖动峰值指当其从输入处传过延迟线并且最后显现在输出处的抖动的幅度。抖动导致引入了输出信号中的时序误差。附图说明被合并到本公开中并且构成了本公开的部分的附图示出了本专利技术的各种实施例。在图中：图1示出了包括去偏移元件的I型DLL装置的示例；图2示出了周期性数字信号上的抖动的存在；图3示出了来自DLL的周期性数字输出信号上的抖动峰值；图4是示出了来自DLL的周期性数字输出信号上的抖动峰值的示例眼图；图5是用于在I型DLL中使用的示例去偏移元件；图6是与图5的去偏移元件相关联的示例时序图；图7是包括I型DLL的主/从装置以形成时钟源示例时钟恢复系统；并且图8是用于抑制I型DLL中的抖动的示例方法的流程图。具体实施方式概述根据本专利技术的实施例，公开了用于抑制DLL中的抖动的装置、系统和方法。用于将周期性数字输出信号的相位与周期性数字输入信号的相位进行同步的延迟锁相环(DLL)装置包括可控相位延迟τ的延迟线，该延迟线生成作为周期性数字输入信号的延迟版本的周期性数字输出信号。相位检测器和环路滤波器的组合用于生成调整可控相位延迟的长度以将周期性数字输出信号的相位与周期性数字输入信号的相位相匹配的控制电压。装置还包括响应于周期性数字输入信号和周期性数字输出信号的去偏移元件，该去偏移元件用于通过将周期性数字输出信号中的转换(transition)与周期性数字输入信号中的转换进行同步，来抑制周期性数字输出信号中的抖动以生成最终的抖动抑制的周期性数字输出信号。示例时钟恢复系统将来自DLL装置的抖动抑制输出用作对第二延迟线的输入。第二延迟线可通过与以上定义的控制电压有关的第二控制电压对相位进行调整，以形成与原始的周期性数字输入信号相位匹配的输出抖动抑制的时钟信号。第二延迟线可以包括沿其长度分布的多个分接头(tap)以允许生成多个子间隔时钟信号。抑制来自延迟锁相环(DLL)的周期性数字输出信号中的抖动的示例方法包括以下步骤：接收具有预定周期T的周期性数字输出信号φin，将输入周期性数字信号延迟可调整的时间段τ以形成周期性数字输出信号φout，将φin的相位与φout的相位进行比较并且形成表示它们之间的相位差的相位误差输出信号φe，从相位误差输出信号生成用于调整τ以减少相位误差信号的值的环路控制信号，并且相对于周期性数字输入信号去偏移周期性数字输出信号，以抑制周期性数字输出信号中存在的抖动和创建最终的输出信号。可以通过将周期性数字输出信号的转换与周期性数字输入信号进行锁存来执行去偏移，从而使得只在周期性数字输入信号和周期性数字输出信号为相同状态时创建输出信号。具体实施例以下具体描述参考了附图。在任何可能的情况下，相同的标号在图示和下面的描述中被用于指代相同或相似的元件。尽管可能描述了本专利技术的实施例，修改、改编和其他实现方式是可能的。例如，可以对图示中所示的元件进行替代、添加、或者修改，并且可以通过对所公开的方法替代、重新排序或者添加步骤来修改本文所述的方法。因此，以下具体描述不限制本专利技术。作为替换，本专利技术的适当范围由所附权利要求来定义。图1示出了包括抖动抑制的I型延迟锁相环(DLL)10的一般实施例。I型DLL10包括延迟线12、相位检测器元件和环路滤波器16。具有已知相位φin和周期T的周期性信号被应用为延迟线12的输入，该延迟线对到来的信号给予可控量的相位延迟τ。输出周期性信号呈现出不同于经过延迟线12的“长度”τ的输入的相位φout。理想地，在时间n的具体点上，发现了以下关系：其中数值(n-1)定义了被信号的周期T分隔的上一个时间点。相位检测器14将输入信号的当前值φin与输出信号的值进行比较，作为输出提供了指示两个信号之间在同一时间点上的相位差的“相位误差信号”φe，即：在周期性输入信号的波形上没有任何噪声(抖动)的情况下，周期T被定义为波形的相同“边沿”(例如，上升边沿)发生之间的时间分隔，即：然而，在一些情形中，作为信号内噪声的存在的结果，可能在周期性信号的边沿上存在抖动(示为δ)。图2示出了具有已定周期T的周期性数字信号，说明了在信号的下降或上升边沿上的抖动δ的可能性。如在此特定示例中所示，抖动可以呈现出所期望的边沿到达时间位置左右的高斯分布，并且可以使得信号转换的边沿“落后”它的预期位置(-δ)或者“领先”预期位置(+δ)。在此消息下，上文的周期T的“理想”关系会被重新定义如下来解释抖动的存在：项“τ-1”关联于定义延迟线自身的长度中的“误差”的存在，其中δ定义了输入信号中的抖动(也被称为“逐周期(cycle-to-cycle)”抖动)。来自相位监测器14的误差信号输出通过环路滤波器16并产生控制电压信号VC(t)，该控制电压信号VC(t)用来控制延迟线12的长度τ从而减少来源于延迟线自身的操作的、输入和输出相位之间的相位差(即，(τ-1)部分)，提供周期性数字输入信号和周期性数字输出信号之间的相位匹配。获得并将锁定的输出维持在合适相位的一个问题是系统中抖动δ的存在。如上所述，可以有与周期性数字信号相关联的、关于周期性数字信号的上升(或下降)边沿的位置的抖动。在DLL结构中，抖动可以存在于至延迟线的输入信号以及来自延迟线的输出信号二者上。确实，在输出端可能有抖动的累积(标注为抖动峰值)，该抖动峰值指当其从输入处传播经过延迟线并且最后出现在输出端的抖动的幅度。为更好地定义DLL10的操作，抖动可以被包括在相位信号的边沿转换的到达时间的定义中。抖动峰值发生于I型DLL(如DLL10)中，因为它不能在关联于输入信号的抖动与本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.06.30 US 61/503,223;2012.06.21 US 13/528,9511.一种用于抖动抑制的装置，包括：用于将周期性数字输出信号的相位与周期性数字输入信号的相位同步的延迟锁相环DLL，包括：具有可控相位延迟τ的延迟线，响应于所述周期性数字输入信号来生成作为所述周期性数字输入信号的延迟版本的所述周期性数字输出信号；相位检测器，响应于所述周期性数字输入信号和所述周期性数字输出信号来生成表示所述周期性数字输入信号和所述周期性数字输出信号之间的相位差的相位误差信号；环路滤波器，响应于所述相位误差信号来生成控制电压，所述控制电压被应用为所述延迟线的控制输入，该控制输入用于调整所述可控相位延迟的长度以匹配所述周期性数字输出信号的相位与所述周期性数字输入信号的相位；以及去偏移元件，被配置为接收所述周期性数字输入信号和所述周期性数字输出信号，通过同步所述周期性数字输出信号中的转换与所述周期性数字输入信号中的转换来抑制所述周期性数字输出信号中的抖动成分，并生成最终的抑制了抖动的周期性数字输出信号。2.如权利要求1所述的装置，其中所述环路滤波器包括低通滤波器，所述低通滤波器用于生成指示所述周期性数字输入信号和所述周期性数字输出信号之间的低频相位失配的控制电压。3.如权利要求1所述的装置，其中所述去偏移元件包括：锁存模块，用于在出现所述周期性数字输入信号的状态的转换时生成最终的输出信号。4.如权利要求3所述的装置，其中所述装置还包括布置于所述延迟线的输出和到所述锁存模块的输入之间的反相器元件，所述反相器元件用于创建延迟线周期性数字输出信号的互补形式。5.如权利要求3所述的装置，其中所述锁存模块包括：沿第一信号路径布置的第一对反相器；沿第二信号路径布置的第二对反相器；在沿所述第一信号路径的第一反相器的输出与沿所述第二信号路径的第二反相器的输入之间布置的第一交叉耦合反相器；以及在沿所述第二信号路径的第一反相器的输出与沿所述第一信号路径的第二反相器的输入之间布置的第二交叉耦合反相器，其中所述周期性数字输入信号被应用为所述第一对反相器中的所述第一反相器的输入，并且所述周期性数字输出信号的互补版本被应用为所述第二对反相器中的所述第一反相器的输入，而所述第二对反相器的输出形成所述装置的所述最终的输出信号。6.如权利要求1所述的装置，其中所述抖动成分与所述周期性数字输出信号的转换边沿的到达时间误差相关联。7.如权利要求6所述的装置，其中到达时间误差呈现出以期望值为中心的高斯分布。8.如权利要求6所述的装置，其中所述抖动成分导致所述周期性数字输出信号的转换边沿中的滞后到达时间误差。9.如权利要求6所述的装置，其中所述抖动成分导致所述周期性数字输出信号的转换边沿中的超前到达时间误差。10.一种用于生成抑制了抖动的数字时钟信号的系统，包括：用于生成抑制了抖动的周期性数字输出信号的输入组件，所述输入组件包括：用于同步周期性数字输出信号的相位与周期性数字输入信号的相位的延迟锁相环DLL，该延迟锁相环DLL进一步包括：可控相位延迟τ的延迟线，响应于所述周期性数字输入信号来生成其延迟版本作为所述周期性数字输出信号；相位检测器，响应于所述周期性数字输入信号和所述周期性数字输出信号来生成表示所述周期性数字输入...

【专利技术属性】
技术研发人员：威廉·布尔德特·威尔逊，
申请(专利权)人：思科技术公司，
类型：
国别省市：