链路延迟处理方法及装置制造方法及图纸

本发明专利技术提供了一种链路延迟处理方法及装置，该方法包括：同步信息处理器产生满足预定时序条件的源同步信号和终端同步信号；数据发送端将采用源同步信号标记的数据发送给数据接收端；延迟处理器对终端同步信号进行恒定延迟处理；数据接收端根据接收到的对数据进行标记的源同步信号，以及恒定延迟处理之后的终端同步信号，对数据发送端与数据接收端之间的链路延迟进行处理，通过本发明专利技术，解决了在相关技术中存在跨时钟域延迟存在抖动，从而多级跨时钟域时抖动不断积累造成抖动超范围，影响系统性能的问题，进而达到了对源端到终端的链路延迟抖动进行有效控制，甚至完全消除的效果。

【技术实现步骤摘要】
链路延迟处理方法及装置
本专利技术涉及通信领域，具体而言，涉及一种链路延迟处理方法及装置。
技术介绍
在数据流的传输过程中，经常会遇到物理层模拟域传输、链路层多级跨时钟域传输，从而导致链路的传输延迟具有不确定性。链路延迟的最大值与最小值的差值即为链路延迟的抖动。部分系统，例如，无线分布式基站，对抖动有严格的指标要求，如果抖动超出范围，可能导致系统工作不正常。因此，在相关技术中存在跨时钟域延迟存在抖动，从而多级跨时钟域时抖动不断积累造成抖动超范围，影响系统性能的问题。
技术实现思路
本专利技术提供了一种链路延迟处理方法及装置，以至少解决相关技术中存在跨时钟域延迟存在抖动，从而多级跨时钟域时抖动不断积累造成抖动超范围，影响系统性能的问题。根据本专利技术的一个方面，提供了一种链路延迟处理方法，该方法包括：同步信息处理器产生满足预定时序条件的源同步信号和终端同步信号；数据发送端将采用所述源同步信号标记的数据发送给数据接收端；延迟处理器对所述终端同步信号进行恒定延迟处理；数据接收端根据接收到的对所述数据进行标记的所述源同步信号，以及恒定延迟处理之后的终端同步信号，对所述数据发送端与所述数据接收端之间的链路延迟进行处理。优选地，所述同步信息处理器通过高速时钟产生满足所述预定时序条件的所述源同步信号和所述终端同步信号。优选地，所述数据发送端将采用所述源同步信号标记的所述数据发送给所述数据接收端包括：所述数据发送端在将所述源同步信号加入所述数据的随路帧头信号中之后，将随路帧头信号中加入了所述源同步信号的数据发送给所述数据接收端；和/或，所述数据发送端在将所述源同步信号与所述数据联合编码之后，将联合编码之后的数据发送给所述数据接收端。优选地，所述预定时序条件为：采样源同步信号的时刻与采样终端同步信号的时刻相同。优选地，所述预定时序条件为：所述源同步信号的间隔T_sync_s满足以下条件：T_sync_s为T_S的整数倍，T_sync_s>(T_Link_Delay_Max*f_source+2)，其中，f_source为所述数据发送端的源时钟的时钟频率，T_S为所述源同步信号的最小间隔，T_Link_Delay_Max为所述数据发送端与所述数据接收端之间链路的最大延迟值，所述终端同步信号的间隔T_sync_d满足以下条件：T_sync_d=（T_sync_s/T_S）*T_D，其中，T_D为所述终端同步信号的最小间隔，延迟补偿深度Delay_RAM_Depth满足以下条件：Delay_RAM_Depth>((T_Link_Delay_Max-T_Link_Delay_Min)*f_destination+2)，其中，f_destination为所述数据接收端的终端时钟的时钟频率，Delay_RAM_Dept的整数倍等于T_sync_d。优选地，所述数据接收端根据接收到的对所述数据进行标记的所述源同步信号、以及恒定延迟处理之后的终端同步信号，对所述数据发送端与所述数据接收端之间的链路延迟进行处理包括：根据所述源同步信号对随机存取存储器RAM读地址进行控制；根据恒定延迟处理之后的所述终端同步信号对所述RAM写地址进行控制；根据所述RAM读写地址对所述数据发送端与所述数据接收端之间的链路延迟进行处理。优选地，所述源同步信号、所述终端同步信号为以下至少之一：周期信号、单脉冲信号。根据本专利技术的另一方面，提供了一种链路延迟处理装置，包括：同步信息处理器，用于产生满足预定时序条件的源同步信号和终端同步信号；数据发送端，用于将采用所述源同步信号标记的数据发送给数据接收端；延迟处理器，用于对所述终端同步信号进行恒定延迟处理；数据接收端，用于根据接收到的对所述数据进行标记的所述源同步信号，以及恒定延迟处理之后的终端同步信号，对所述数据发送端与所述数据接收端之间的链路延迟进行处理。优选地，所述同步信息处理器，还用于通过高速时钟产生满足所述预定时序条件的所述源同步信号和所述终端同步信号。优选地，所述数据发送端包括：第一发送模块，用于在将所述源同步信号加入所述数据的随路帧头信号中之后，将随路帧头信号中加入了所述源同步信号的数据发送给所述数据接收端；和/或，第二发送模块，用于在将所述源同步信号与所述数据联合编码之后，将联合编码之后的数据发送给所述数据接收端。优选地，所述数据接收端包括：第一控制模块，用于根据所述源同步信号对随机存取存储器RAM读地址进行控制；第二控制模块，用于根据恒定延迟处理之后的所述终端同步信号对所述RAM写地址进行控制；处理模块，用于根据所述RAM读写地址对所述数据发送端与所述数据接收端之间的链路延迟进行处理。通过本专利技术，采用同步信息处理器产生满足预定时序条件的源同步信号和终端同步信号；数据发送端将采用所述源同步信号标记的数据发送给数据接收端；延迟处理器对所述终端同步信号进行恒定延迟处理；数据接收端根据接收到的对所述数据进行标记的所述源同步信号，以及恒定延迟处理之后的终端同步信号，对所述数据发送端与所述数据接收端之间的链路延迟进行处理，解决了在相关技术中存在跨时钟域延迟存在抖动，从而多级跨时钟域时抖动不断积累造成抖动超范围，影响系统性能的问题，进而达到了对源端到终端的链路延迟抖动进行有效控制，甚至完全消除的效果。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是根据本专利技术实施例的链路延迟处理方法的流程图；图2是根据本专利技术实施例的链路延迟处理装置的结构框图；图3是根据本专利技术实施例的链路延迟处理装置中数据发送端24的优选结构框图；图4是根据本专利技术实施例的链路延迟处理装置中数据接收端28的优选结构框图；图5是根据本专利技术优选实施例的链路延迟恒定装置的结构框图；图6是根据本专利技术优选实施例的链路延迟恒定装置中同步信息处理模块52的结构框图；图7是根据本专利技术实施例的同步信息处理模块52产生的时钟、同步信号之间的时序关系图；图8是根据本专利技术优选实施例的链路延迟恒定装置中终端处理模块56的结构框图。具体实施方式下文中将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。在本实施例中提供了一种链路延迟处理方法，图1是根据本专利技术实施例的链路延迟处理方法的流程图，如图1所示，该流程包括如下步骤：步骤S102，同步信息处理器产生满足预定时序条件的源同步信号和终端同步信号，例如，该源同步信号、终端同步信号可以为以下至少之一：周期信号、单脉冲信号；步骤S104，数据发送端将采用上述源同步信号标记的数据发送给数据接收端；步骤S106，延迟处理器对终端同步信号进行恒定延迟处理；步骤S108，数据接收端根据接收到的对数据进行标记的源同步信号，以及恒定延迟处理之后的终端同步信号，对数据发送端与数据接收端之间的链路延迟进行处理。通过上述步骤，通过采用源同步信号和终端同步信号，以及两者之间的时序关系，实现对链路延迟恒定的控制，相对于相关技术中对于数据发送端与数据接收端之间时钟频率不同导致延迟不固定，以及在存在多级跨时钟域时，延迟抖动累积导致影响系统性能，采用上述对源同步本文档来自技高网...

【技术保护点】
一种链路延迟处理方法，其特征在于，包括：同步信息处理器产生满足预定时序条件的源同步信号和终端同步信号；数据发送端将采用所述源同步信号标记的数据发送给数据接收端；延迟处理器对所述终端同步信号进行恒定延迟处理；数据接收端根据接收到的对所述数据进行标记的所述源同步信号，以及恒定延迟处理之后的终端同步信号，对所述数据发送端与所述数据接收端之间的链路延迟进行处理。

【技术特征摘要】
1.一种链路延迟处理方法，其特征在于，包括：同步信息处理器产生满足预定时序条件的源同步信号和终端同步信号；数据发送端将采用所述源同步信号标记的数据发送给数据接收端；延迟处理器对所述终端同步信号进行恒定延迟处理；数据接收端根据接收到的对所述数据进行标记的所述源同步信号，以及恒定延迟处理之后的终端同步信号，对所述数据发送端与所述数据接收端之间的链路延迟进行处理。2.根据权利要求1所述的方法，其特征在于，所述同步信息处理器通过高速时钟产生满足所述预定时序条件的所述源同步信号和所述终端同步信号。3.根据权利要求1所述的方法，其特征在于，所述数据发送端将采用所述源同步信号标记的所述数据发送给所述数据接收端包括：所述数据发送端在将所述源同步信号加入所述数据的随路帧头信号中之后，将随路帧头信号中加入了所述源同步信号的数据发送给所述数据接收端；和/或，所述数据发送端在将所述源同步信号与所述数据联合编码之后，将联合编码之后的数据发送给所述数据接收端。4.根据权利要求1所述的方法，其特征在于，所述预定时序条件为：采样源同步信号的时刻与采样终端同步信号的时刻相同。5.根据权利要求1所述的方法，其特征在于，所述预定时序条件为：所述源同步信号的间隔T_sync_s满足以下条件：T_sync_s为T_S的整数倍，T_sync_s>(T_Link_Delay_Max*f_source+2)，其中，f_source为所述数据发送端的源时钟的时钟频率，T_S为所述源同步信号的最小间隔，T_Link_Delay_Max为所述数据发送端与所述数据接收端之间链路的最大延迟值，所述终端同步信号的间隔T_sync_d满足以下条件：T_sync_d=（T_sync_s/T_S）*T_D，其中，T_D为所述终端同步信号的最小间隔，延迟补偿深度Delay_RAM_Depth满足以下条件：Delay_RAM_Depth>((T_Link_Delay_Max-T_Link_Delay_Min)*f_destination+2)，其中，f_destinat...

【专利技术属性】
技术研发人员：高贞，郝鹏，黄灿，杨丽宁，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东;44