采样保持电路制造技术

本发明专利技术公开了一种采样保持电路，包括采样场效应管及保持电容，外部信号输入采样场效应管的源极，采样场效应管的栅极与外部电源连接，其漏极与保持电容的一端连接，保持电容的另一端接地；其中，还包括补偿电压产生子电路、加法子电路及栅压自举子电路，补偿电压产生子电路产生一个固定的电压输入至加法子电路，外部信号输入加法子电路，且加法子电路将固定电压及外部信号的电压相加并输出一叠加后的电压至栅压自举子电路，栅压自举子电路分别与加法子电路的输出端、采样场效应管的栅极及外部电源连接，并将其输出的电压加载至采样场效应管的栅极。本发明专利技术的采样保持电路提高了采样场效应管的线性度，降低了其等效输出阻抗，保证了采样速度及采样输出的精度。

【技术实现步骤摘要】
采样保持电路
本专利技术涉及集成电路领域，更具体地涉及一种采样保持电路。
技术介绍
在数字电路处理速度极大提高的情况下，如何加速采样模拟信号并对其进行量化，是系统能高度集成的一个重要环节。采样保持电路是实现从模拟到数字转换的重要接口，传统的采样保持电路由MOS（金属氧化物半导体）开关与保持电容构成，而MOS开关作为采样保持电路至关重要的的单元，其性能高低限制了模数转化的速度与精度。随着采样频率的增高，传统结构的MOS开关的线性度不断下降，制约了采样保持电路的动态范围，无法满足高速度，高性能模数转换器对采样信号动态性能的要求。具体地，采样开关（即MOS开关）在采样时的等效阻抗为其中k为与工艺相关的常数，(W/L)MS为MOS开关的宽长比，VTH为MOS开关的阈值电压，VGS为MOS开关的栅源电压。为了提高采样开关采样时的精度及速度，需要（1）式为一个相对恒定的值，即等效阻抗具有高线性度，同时建立时间常数RMSCS(CS为保持电容的电容值)尽可能的小，以保证快的采样速度，因为保持电容的电容值CS为恒值，所以需要等效阻抗RMS尽可能小。在工艺及MOS开关的宽长比选定后，（1）式中的k、(W/L)MS、VTH为变化很小的值，因此为了保证采样开关的等效阻抗RMS恒定且尽可能小，需要（1）式中栅源电压恒定并尽可能大。传统的采样保持电路，因为源极接有变化的输入信号，栅极在采样时接电源电压，MOS开关的栅源电压随输入信号的变化而变化，采样开关在采样时阻抗随信号的不同在变化，严重影响了采样的精度和速度。因此，有必要提供一种改进的采样保持电路来克服上述缺陷。
技术实现思路
本专利技术的目的是提供一种采样保持电路，本专利技术的采样保持电路提高了采样场效应管的线性度，降低了其等效输出阻抗，保证了采样速度及采样输出的精度。为实现上述目的，本专利技术提供一种采样保持电路，包括采样场效应管及保持电容，外部信号输入所述采样场效应管的源极，所述采样场效应管的栅极与外部电源连接，其漏极与保持电容的一端连接，并输出采样后的信号，所述保持电容的另一端接地；其中，还包括补偿电压产生子电路、加法子电路及栅压自举子电路，所述补偿电压产生子电路产生一个固定的电压输入至所述加法子电路，外部信号输入所述加法子电路，且所述加法子电路将所述补偿电压产生子电路输出的固定电压及外部信号的电压相加并输出一叠加后的电压至所述栅压自举子电路，所述栅压自举子电路分别与所述加法子电路的输出端、采样场效应管的栅极及外部电源连接，以使得所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极。较佳地，所述采样保持电路还包括时钟产生子电路，所述时钟产生子电路与所述栅压自举子电路连接，所述时钟产生子电路输出时钟脉冲控制所述栅压自举子电路的工作时序。较佳地，所述时钟产生子电路具有第一时钟输出端与第二时钟输出端，所述第一时钟输出端与第二时钟输出端输出互补的时钟脉冲。较佳地，所述加法子电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及放大器，所述第一电阻的一端与所述补偿电压产生子电路连接，另一端与所述放大器的正向输入端连接，外部信号输入所述第二电阻的一端，所述第二电阻的另一端与所述放大器的正向输入端连接，所述第三电阻的一端与所述放大器的正向输入端连接，另一端接地，所述第四电阻的一端与所述放大器的反向输入端连接，另一端接地，所述第五电阻的一端与所述放大器的反向输入端连接，另一端与所述放大器的输出端连接。较佳地，所述第一电阻、第二电阻及第五电阻具有相同的阻值，且所述第五电阻、第四电阻并联后的电阻值与所述第一电阻、第二电阻及第三电阻并联后的电阻值相等。较佳地，所述栅压自举子电路包括第一开关、第二开关、第三开关、第四开关、第五开关及第一电容，所述第一开关一端与所述放大器的输出端连接，另一端与所述第一电容的一端连接，所述第二开关一端与所述第一电容的一端连接，另一端接地，所述第一电容的另一端与所述第三开关及第四开关的一端连接，所述第三开关的另一端与外部电源连接，所述第四开关的另一端与所述采样场效应管的栅极连接，所述第五开关的一端与所述采样场效应管的栅极连接，另一端接地。较佳地，所述第二开关、第三开关及第五开关的控制端均与所述第一时钟输出端连接，所述第一开关及第四开关的控制端均与所述第二时钟输出端连接，且各个所述开关均在其控制端的时钟脉冲为高电平时闭合。与现有技术相比，本专利技术的采样保持电路还包括补偿电压产生子电路、加法子电路及栅压自举子电路，所述加法子电路将所述补偿电压产生子电路输出的固定电压及外部信号的电压相加并输出一叠加后的电压至所述栅压自举子电路，所述栅压自举子电路分别与所述加法子电路的输出端、采样场效应管的栅极及外部电源连接，以使得所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极，另外所述栅压自举子电路的输入电压为固定电压与外部信号电压的叠加，从而所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极后，可以抵消掉外部信号的电压变化对所述采样场效应管的影响，保证了所述采样场效应管的栅源电压固定，提高了采样场效应管的线性度，降低了其等效输出阻抗，保证了采样速度及采样输出的精度。通过以下的描述并结合附图，本专利技术将变得更加清晰，这些附图用于解释本专利技术。附图说明图1为本专利技术采样保持电路的结构图。具体实施方式现在参考附图描述本专利技术的实施例，附图中类似的元件标号代表类似的元件。如上所述，本专利技术提供了一种采样保持电路，本专利技术的采样保持电路提高了采样场效应管的线性度，降低了其等效输出阻抗，保证了采样速度及采样输出的精度。请参考图1，图1为本专利技术采样保持电路的结构图。如图所示，本专利技术的采样保持电路包括采样场效应管MS及保持电容CS、补偿电压产生子电路、加法子电路及栅压自举子电路；外部信号VIN输入所述采样场效应管MS的源极，所述采样场效应管MS的漏极与采样电容CS的一端连接并形成所述采样保持电路的输出端，所述采样场效应管MS的栅极与所述栅压自举子电路连接，所述保持电容CS的另一端接地，从而所述采样场效应管MS对输入的外部信号VIN进行采样，并输出采样后获得的信号VOUT，所述保持电容CS将所述采样场效应管MS采样后获得的信号VOUT保持，以便于传输至后续电路进行进一步的处理；所述补偿电压产生子电路产生一个固定的电压VC输入至所述加法子电路，且所述补偿电压产生子电路可为任意一种可输出稳定的固定电压的电源电路或等效电路，其输出的电压VC的大小可按电路实际使用的需要而设定；外部信号VIN输入所述加法子电路，且所述加法子电路将所述补偿电压产生电路输出的电压VC及外部信号VIN的电压相加并输出一叠加后的电压至所述栅压自举子电路；所述栅压自举子电路分别与所述加法子电路的输出端、采样场效应管MS的栅极及外部电源VDD连接，以使得所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极；由于所述栅压自举子电路的输入电压为固定电压VC与外部信号VIN电压的叠加，从而所述栅压自举子电路输出的电压加载至所述采样场效应管MS的栅极，可是抵消掉外部信号VIN的电压变化对所述采样场效应管MS的影响，保证了所述采样场效应管MS的栅源电压固定，提高了采样场效应管MS的线性度及采样的精度。在本专利技术的优选实施方式中，所述开关采样电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种采样保持电路，包括采样场效应管及保持电容，外部信号输入所述采样场效应管的源极，所述采样场效应管的栅极与外部电源连接，其漏极与保持电容的一端连接，并输出采样后的信号，所述保持电容的另一端接地；其特征在于，还包括补偿电压产生子电路、加法子电路及栅压自举子电路，所述补偿电压产生子电路产生一个固定的电压输入至所述加法子电路，外部信号输入所述加法子电路，且所述加法子电路将所述补偿电压产生子电路输出的固定电压及外部信号的电压相加并输出一叠加后的电压至所述栅压自举子电路，所述栅压自举子电路分别与所述加法子电路的输出端、采样场效应管的栅极及外部电源连接，以使得所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极。2.如权利要求1所述的采样保持电路，其特征在于，还包括时钟产生子电路，所述时钟产生子电路与所述栅压自举子电路连接，所述时钟产生子电路输出时钟脉冲控制所述栅压自举子电路的工作时序。3.如权利要求2所述的采样保持电路，其特征在于，所述时钟产生子电路具有第一时钟输出端与第二时钟输出端，所述第一时钟输出端与第二时钟输出端输出互补的时钟脉冲。4.如权利要求3所述的采样保持电路，其特征在于，所述加法子电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及放大器，所述第一电阻的一端与所述补偿电压产生子电路连接，另一端与所述放大器的正向输入端连接，外部信号输...

【专利技术属性】
技术研发人员：杨保顶，邹铮贤，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：发明
国别省市：