一种低电压高速采样保持电路制造技术

本发明专利技术公开了一种低电压高速采样保持电路，该采样保持电路包含差分信号输入缓冲电路、栅压自举开关、采样电容、差分信号输出缓冲电路。栅压自举开关利用单相时钟完成对差分开关的控制。利用信号输入和输出缓冲电路完成电路内部共模电平调整作用，有效改善低电源电压下高速模数转换器内单元电路间的信号电平匹配问题。利用栅压自举开关电路，有效提升高速采样保持电路的线性特性。利用输出缓冲电路实现对输入信号的隔离，后续电路只需要在规定的时间内完成信号的量化即可满足电路工作要求，有效降低电路设计难度，提升电路的工作速度。

【技术实现步骤摘要】

本专利技术属于模数转换电路
，具体涉及一种基于低电源电压下高速电压信号的采样保持电路。
技术介绍
而随着CMOS工艺的进步，晶体管特征尺寸不断降低。从芯片功耗及可靠性等方面考虑，电路的电源电压不断降低，如1.8V已降到低至0.9V，目前这种趋势依然存在。此外考虑到用户体验等系统应用需求，如闪存式(Flash)模数转换电路、折叠插值(Foldingand Interpolating)模数转换电路等电路工作速度需要不断提高。在低电源电压下，为实现高速低功耗模数转换电路并获得低功耗等优势，采样保持电路的作用非常关键。主要原因如下:(1)高速的闪存式结构模数转换电路和折叠插值结构模数转换电路都包含大量的比较器，此时如果采样率超过GHz，比较器对时钟信号的偏移和抖动十分敏感，精确控制几十路时钟信号的偏移和抖动是非常困难的；(2)其次对于没有采样保持电路的高速模数转换电路，模拟信号到达比较器之前需要经过前置放大器和折叠插值电路。通常折叠电路具有倍频效应，这对模拟电路的带宽提出了较高的要求。为达到带宽要求，通常电路的功耗也是非常大的。传统的采样保持电路缺点是:(I)缓冲电路通常电源本文档来自技高网...

【技术保护点】
一种低电压高速采样保持电路，其特征在于：包括具有调整共模电平功能的差分信号输入缓冲电路、两个栅压自举开关、两个采样电容以及具有调整共模电平功能的差分信号输出缓冲电路；其中，所述差分信号输入缓冲电路的差分信号输入端作为低电压高速采样保持电路的信号输入端，所述差分信号输出缓冲电路的差分信号输出端作为低电压高速采样保持电路的输出端；所述差分信号输入缓冲电路的输出端分别连接一个栅压自举开关的输入端，所述两个栅压自举开关的输出端连接到所述差分信号输出缓冲电路的差分输入端，所述两个采样电容分别连接在一个栅压自举开关的输出端和地之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：黎飞，李连鸣，王尧，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32