一种翻转式采样保持电路制造技术

本实用新型专利技术公开了一种翻转式采样保持电路，其包括：运算放大器、采样电容、采样时钟、保持时钟及四个NMOS开关管，采样电容与运算放大器的反相输入端相连接，其中第一NMOS开关管串接在信号输入端与采样电容之间，第二NMOS开关管串接在运算放大器的反相输入端与地之间，第三NMOS开关管串接在第一NMOS开关管的输出端与运算放大器的输出端之间，第四NMOS开关管串接在运算放大器的输出端与地之间；且第一NMOS开关管的栅极、第二NMOS开关管的栅极及第四NMOS开关管的栅极均与采样时钟相连接，第三NMOS开关管的栅极与保持时钟相连接。本实用新型专利技术具有结构简单、面积小、速度快、功耗低、精度高等优点。

【技术实现步骤摘要】

本技术涉及电子电路
，具体说，是涉及一种翻转式采样保持电路。
技术介绍
高精度模数转换器(ADC)在数字电视、图像处理和无线通信等方面都有着广泛的应用。高精度ADC要求采样保持电路(SHA)有足够的速度与精度，SHA是ADC的关键模块之一，它的性能制约着高精度ADC的整体性能。在ADC的采样保持电路中，采用的结构主要有两种:电荷分配式和翻转式。现有的翻转式采样保持电路虽然较电荷分配式采样保持电路具有更小的面积、更小的功耗以及更高的信噪比，然而，在不影响高精度ADC的整体性能的情况下，实现更小的面积、更小的功耗以及更高的信噪比是本领域技术人员不断努力和研究的方向。
技术实现思路
针对现有技术存在的上述问题和需求，本技术的目的是提供一种用小面积和低功耗实现高速度与高信噪比、且不影响高精度ADC整体性能的翻转式采样保持电路。为实现上述目的，本技术采用如下技术方案:一种翻转式采样保持电路，包括:运算放大器、采样电容、采样时钟、保持时钟及四个NMOS开关管，所述采样电容与所述运算放大器的反相输入端相连接，其中第一 NMOS开关管串接在信号输入端与所述采样电容之间，第二 NMOS开关管串接在所述运算放大器的反相输入端与地之间，第三NMOS开关管串接在所述第一 NMOS开关管的输出端与所述运算放大器的输出端之间，第四NMOS开关管串接在所述运算放大器的输出端与地之间；且所述第一NMOS开关管的栅极、所述第二 NMOS开关管的栅极及所述第四NMOS开关管的栅极均与所述采样时钟相连接，所述第三NMOS开关管的栅极与所述保持时钟相连接。作为一种实施方式，所述采样时钟与所述保持时钟互为两相非交叠时钟，在所述采样时钟为高电平时，所述保持时钟为低电平；在所述保持时钟为高电平时，所述采样时钟为低电平。作为一种实施方式，所述两相非交叠时钟由逻辑门电路组成。作为一种实施方式，所述第一 NMOS开关管的源极与所述信号输入端相连接，所述第一 NMOS开关管的漏极与所述采样电容相连接；或者，所述第一 NMOS开关管的源极与所述采样电容相连接，所述第一 NMOS开关管的漏极与所述信号输入端相连接。作为一种实施方式，所述第二 NMOS开关管的源极与所述运算放大器的反相输入端相连接，所述第二NMOS开关管的漏极接地；或者，所述第二 NMOS开关管的源极接地，所述第二 NMOS开关管的漏极与所述运算放大器的反相输入端相连接。作为一种实施方式，所述第三NMOS开关管的源极与所述第一 NMOS开关管的输出端相连接，所述第三NMOS开关管的漏极与所述运算放大器的输出端相连接；或者，所述第三NMOS开关管的源极与所述运算放大器的输出端相连接，所述第三NMOS开关管的漏极与所述第一 NMOS开关管的输出端相连接。作为一种实施方式，所述第四NMOS开关管的源极与所述运算放大器的输出端相连接，所述第四NMOS开关管的漏极接地；或者，所述第四NMOS开关管的源极接地，所述第四NMOS开关管的漏极与所述运算放大器的输出端相连接。相较于现有技术，本技术的有益技术效果在于:本技术提供的一种翻转式采样保持电路，不仅电路结构简单、芯片面积小，而且具有速度快、信噪比高、功耗低、精度高等优点，可适用于高精度开关电容模数转换器，且不影响高精度ADC的整体性能，具有实用价值。【附图说明】图1为本技术提供的一种翻转式采样保持电路的结构示意图；图2为本技术提供的非交叠时钟产生电路的结构示意图；图3为本技术提供的采样时钟与保持时钟的输出波形图。【具体实施方式】以下将结合附图对本技术的技术方案做进一步清楚、完整地描述。如图1所示:本实施例提供的一种翻转式采样保持电路，包括运算放大器A，采样电容C、四个NMOS开关管(S1、S2、S3、S4)以及采样时钟Pl和保持时钟P2。所述采样电容C与所述运算放大器A的反相输入端相连接，第一 NMOS开关管SI串接在信号输入端Vi与采样电容C之间，第二 NMOS开关管S2串接在运算放大器A的反相输入端与地之间，第三NMOS开关管S3串接在第一 NMOS开关管SI的输出端与运算放大器A的输出端之间，第四NMOS开关管S4串接在运算放大器A的输出端与地之间；且第一 NMOS开关管SI的栅极、第二NMOS开关管S2的栅极、第四NMOS开关管S4的栅极均与采样时钟Pl相连接，第三NMOS开关管S3的栅极与保持时钟P2相连接。在本技术中，四个NMOS开关管的源极和漏极为串接在两个部件之间，两极的串接关系可互换，本技术对此不做限制。例如:与所述信号输入端V1相连接的可以为第一 NMOS开关管SI的源极，也可以为第一NMOS开关管SI的漏极；与其相对应的是:与所述采样电容C相连接的为第一 NMOS开关管的漏极，或者是所述第一 NMOS开关管的源极。即:当所述第一 NMOS开关管SI的源极与所述信号输入端1相连接，则所述第一 NMOS开关管SI的漏极与所述采样电容C相连接；或者，当所述第一 NMOS开关管SI的源极与所述采样电容C相连接，则所述第一 NMOS开关管SI的漏极与所述信号输入端1相连接。当所述第二 NMOS开关管S2的源极与所述运算放大器A的反相输入端相连接，则所述第二 NMOS开关管S2的漏极接地；或者，当所述第二 NMOS开关管S2的源极接地，则所述第二 NMOS开关管S2的漏极与所述运算放大器A的反相输入端相连接。当所述第三NMOS开关管S3的源极与所述第一 NMOS开关管SI的输出端相连接，则所述第三NMOS开关管S3的漏极与所述运算放大器A的输出端相连接；或者，当所述第三NMOS开关管S3的源极与所述运算放大器A的输出端相连接，则所述第三NMOS开关管S3的漏极与所述第一 NMOS开关管的输出端相连接。当所述第四NMOS开关管S4的源极与所述运算放大器A的输出端相连接，则所述第四NMOS开关管S4的漏极接地；或者，当所述第四NMOS开关管S4的源极接地，则所述第四NMOS开关管S4的漏极与所述运算放大器A的输出端相连接。四个NMOS开关管的原理为:当NMOS开关管栅极接高电平I时，源极与漏极导通；当栅极接低电平O时，源极与漏极断开。当采样时钟Pl与保持时钟P2互为两相非交叠时钟时，在Pl输出高电平的状态下，P2则输出低电平，在P2输出高电平的状态下，Pl则输出低电平，S卩:当Pl = O时，P2 =I ;当Pl = I时，P2 = O0所述的两相非交叠时钟可由时钟CLK经如图2所示的非交叠时钟产生电路产生，所述的非交叠时钟产生电路由若干个逻辑门电路配合组成。采样时钟Pl与保持时钟P2的输出波形图如图3所示。本技术的工作原理如下:当Pl = 1，P2 = O时，NMOS开关管S1、S2和S4导通(即NMOS开关管S1、S2和S4的源极与漏极之间导通)，S3断开(即NMOS开关管S3的源极与漏极之间断开)，输入信号Vi对采样电容C充电，由于采样电容的电荷存储作用，信号存储在采样电容上，这个过程称为采样，与此同时运算放大器A复位；当Pl = 0，P2 = I时，NMOS开关管S1、S2和S4断开，S3导通，采样电容C的一端连接到输出端，存储在采样电容上的信号转移到输出端，本文档来自技高网...

【技术保护点】
一种翻转式采样保持电路，其特征在于：包括运算放大器、采样电容、采样时钟、保持时钟及四个NMOS开关管，所述采样电容与所述运算放大器的反相输入端相连接，其中第一NMOS开关管串接在信号输入端与所述采样电容之间，第二NMOS开关管串接在所述运算放大器的反相输入端与地之间，第三NMOS开关管串接在所述第一NMOS开关管的输出端与所述运算放大器的输出端之间，第四NMOS开关管串接在所述运算放大器的输出端与地之间；且所述第一NMOS开关管的栅极、所述第二NMOS开关管的栅极及所述第四NMOS开关管的栅极均与所述采样时钟相连接，所述第三NMOS开关管的栅极与所述保持时钟相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：邹睿，
申请(专利权)人：上海工程技术大学，
类型：新型
国别省市：上海;31