System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 应用于纯电容阵列结构中的分段电容校准电路制造技术_技高网

应用于纯电容阵列结构中的分段电容校准电路制造技术

技术编号:40543735 阅读:4 留言:0更新日期:2024-03-05 19:00
本发明专利技术公开了一种应用于纯电容阵列结构中的分段电容校准电路,包括均与纯电容阵列结构的缩放电容连接的第一校正单元、第二校正单元及选择开关,且第一校正单元与第二校正单元均包含至少一个电容,选择开关通过开/关选择第一校正单元或第二校正单元接入纯电容阵列结构中;当缩放电容的误差为负数时,选择开关闭合,第一校正单元接入纯电容阵列结构中且与缩放电容并联连接,以校正缩放电容的负数误差;当缩放电容的误差为正数时,选择开关断开,第二校正单元接入纯电容阵列结构中且与缩放电容串联连接,以校正缩放电容的正数误差。本发明专利技术可以对纯电容阵列中的缩放电容的误差进行高精度的校准,解决了纯电容阵列结构中由于缩放电容的精度误差造成的非线性问题。

【技术实现步骤摘要】

本专利技术涉及领域集成电路领域,更具体地涉及应用于纯电容阵列结构中的分段电容校准电路


技术介绍

1、在模拟电路中数模转换器起到重要的桥接作用,其中sar adc(successiveapproximation register,逐次逼近adc)电路的应用最为广泛。sar adc的结构有电阻-电阻类型、电容-电阻类型、电容-电容类型。其中,电阻-电阻(纯电阻)类型因为功耗的问题使用较少,而电容-电容(纯电容)类型因为总电容的面积过大在高精度的adc中不常使用,最常使用的是介于两者之间的电容-电阻(混合)结构。

2、虽然电容-电容结构的总电容面积不容忽略,但因其较快的反应速度与较小的功耗还是在一些重要场合得到重用,而在使用过程中,传统的设计往往会通过在其电路结构中以增加缩放电容的形式来减小总电容。

3、如图1所示是加了缩放电容的纯电容阵列结构与原阵列的对比图,下图中的cs即是缩放电容。通过缩放电容cs可以使得msb array(高位阵列)所有电容不按照2倍的关系。另外,缩放电容cs可以使lsb array(低位阵列)的所有电容的权重与原阵列(上图)相同。原阵列总电容值为32c(其中,c是一个设定的电容值,具体数值可根据版图设计与成本综合考虑而设定,在此仅体现各电容之间电容值的关系),通过缩放电容改进后整个阵列的电容大小为31c/8+cs。由于缩放电容cs和lsb阵列的串联组合必须连接于msb阵列的左边且lsb阵列的总电容值为c/8,则:

4、经上式计算,缩放电容cs的容值为2c/15。整个电容阵列的总电容值即为31c/8+2c/15,明显的是加了缩放电容cs后总电容相比原来阵列的总电容缩小了8倍左右;这对于高精度的sar adc来说,是一个非常大的改进,整个阵列的电容面积得到了很大的改善。

5、但是,增加缩放cs进行改进的缺点在于缩放cs的大小往往是c的非整数倍,而若考虑电容失配的情况,lsb阵列的最小电容(最低位的电容)往往也是c的非整数倍,所以在实际应用过程中,缩放电容cs的电容值难以匹配导致缩放电容cs的电容值出现一定误差,进而使得lsb阵列的所有权重位(各个电容)也会出现误差。

6、因此,有必要提供一种能对缩放电容进行校准,且应用于纯电容阵列结构中的分段电容校准电路来克服上述缺陷。


技术实现思路

1、本专利技术的目的是提供一种应用于纯电容阵列结构中的分段电容校准电路,可以对纯电容阵列中的缩放电容的误差进行高精度的校准,解决了纯电容阵列结构中由于缩放电容的精度误差造成的非线性问题。

2、为实现上述目的,本专利技术提供了一种应用于纯电容阵列结构中的分段电容校准电路,设置于纯电容阵列结构的高位阵列与低位阵列之间,包括均与纯电容阵列结构的缩放电容连接的第一校正单元、第二校正单元及选择开关,且所述第一校正单元与第二校正单元均包含至少一个电容,所述选择开关通过开/关选择第一校正单元或第二校正单元接入所述纯电容阵列结构中;当所述缩放电容的误差为负数时,所述选择开关闭合,所述第一校正单元接入所述纯电容阵列结构中且与所述缩放电容并联连接,以校正缩放电容的负数误差;当所述缩放电容的误差为正数时,所述选择开关断开,所述第二校正单元接入所述纯电容阵列结构中且与所述缩放电容串联连接,以校正缩放电容的正数误差。

3、较佳地,所述第一校正单元包括n组第一校正子单元,每组第一校正子单元均包括第一开关与两个完全相同的第一电容,两个第一电容、第一开关均串联连接;任意组第一校正子单元的第一开关闭合,当前组的第一校正子单元与所述缩放电容并联连接,n为设定的进行负数误差校正的档位数,且n为大于等于1的自然数。

4、较佳地,设定所述低位电容阵列的总电容值与设定校正值的乘积的二倍为基准电容值,第1组第一校正子单元中的第一电容值为基准电容值,其它任意一组第一校正子单元的第一电容的电容值是前一组第一校正子单元的第一电容值与基准电容值之和。

5、较佳地,所述第二校正单元包括m组第二校正子单元,每组第二校正子单元包括第二开关与第二电容,第二电容与第二开关串联连接;任意组第二校正子单元的第二开关闭合,当前组的第二校正子单元与所述缩放电容串联连接,m为设定的进行正数误差校正的档位数,且m为大于等于1的自然数。

6、较佳地,设定缩放电容的电容值为cs,第x组第二校正子单元校正的缩放电容cs的误差为bx,第x组第二校正子单元的第二电容的电容值为cx(1≤x≤m),计算第二电容的电容值cx的公式为:

7、较佳地,当所述选择开关断开,各个所述第一开关均断开。

8、较佳地,所述选择开关、各个第一开关及各个第二开关均为传输门形式的开关。

9、较佳地,所述选择开关、各个第一开关及各个第二开关均由相同尺寸的p型mos管与n型mos管构成,p型mos管与n型mos管的源极共同连接形成开关的一个输入/输出端,p型mos管与n型mos管的漏极共同连接形成开关的另一个输入/输出端,p型mos管与n型mos管的栅极分别形成开关的控制端。

10、与现有技术相比,本专利技术的应用于纯电容阵列结构中的分段电容校准电路,设置有进行负数误差校正的第一校正单元及进行正数误差校正的第二校正单元,且通过所述选择开关选择当前哪个校正单元接入纯电容阵列结构中,当选择所述第一校正单元时,所述第一校正单元以并联的方式与所述缩放电容连接,使得电路中的总电容值增大,进而可以抵消掉部分缩放电容的负数误差;当选择所述第二校正单元时,所述第二校正单元以串联的方式与所述缩放电容连接,使得电路中的总电容值减小,进而可以抵消掉部分缩放电容的正数误差;从而实现了对缩放电容的误差的校准,解决了纯电容阵列结构中由于缩放电容的精度误差造成的非线性问题。

11、通过以下的描述并结合附图,本专利技术将变得更加清晰,这些附图用于解释本专利技术的实施例。

本文档来自技高网...

【技术保护点】

1.一种应用于纯电容阵列结构中的分段电容校准电路,其特征在于,设置于纯电容阵列结构的高位阵列与低位阵列之间,包括均与纯电容阵列结构的缩放电容连接的第一校正单元、第二校正单元及选择开关,且所述第一校正单元与第二校正单元均包含至少一个电容,所述选择开关通过开/关选择第一校正单元或第二校正单元接入所述纯电容阵列结构中;当所述缩放电容的误差为负数时,所述选择开关闭合,所述第一校正单元接入所述纯电容阵列结构中且与所述缩放电容并联连接,以校正缩放电容的负数误差;当所述缩放电容的误差为正数时,所述选择开关断开,所述第二校正单元接入所述纯电容阵列结构中且与所述缩放电容串联连接,以校正缩放电容的正数误差。

2.如权利要求1所述的应用于纯电容阵列结构中的分段电容校准电路,其特征在于,所述第一校正单元包括n组第一校正子单元,每组第一校正子单元均包括第一开关与两个完全相同的第一电容,两个第一电容、第一开关均串联连接;任意组第一校正子单元的第一开关闭合,当前组的第一校正子单元与所述缩放电容并联连接,n为设定的进行负数误差校正的档位数,且n为大于等于1的自然数。

3.如权利要求2所述的应用于纯电容阵列结构中的分段电容校准电路,其特征在于,设定所述低位电容阵列的总电容值与设定校正值的乘积的二倍为基准电容值,第1组第一校正子单元中的第一电容值为基准电容值,其它任意一组第一校正子单元的第一电容的电容值是前一组第一校正子单元的第一电容值与基准电容值之和。

4.如权利要求2所述的应用于纯电容阵列结构中的分段电容校准电路,其特征在于,所述第二校正单元包括m组第二校正子单元,每组第二校正子单元包括第二开关与第二电容,第二电容与第二开关串联连接;任意组第二校正子单元的第二开关闭合,当前组的第二校正子单元与所述缩放电容串联连接,m为设定的进行正数误差校正的档位数,且m为大于等于1的自然数。

5.如权利要求4所述的应用于纯电容阵列结构中的分段电容校准电路,其特征在于,设定缩放电容的电容值为Cs,第x组第二校正子单元校正的缩放电容Cs的误差为bx,第x组第二校正子单元的第二电容的电容值为Cx(1≤x≤m),计算第二电容的电容值Cx的公式为:

6.如权利要求4所述的应用于纯电容阵列结构中的分段电容校准电路,其特征在于,当所述选择开关断开,各个所述第一开关均断开。

7.如权利要求4所述的应用于纯电容阵列结构中的分段电容校准电路,其特征在于,所述选择开关、各个第一开关及各个第二开关均为传输门形式的开关。

8.如权利要求7所述的应用于纯电容阵列结构中的分段电容校准电路,其特征在于,所述选择开关、各个第一开关及各个第二开关均由相同尺寸的P型MOS管与N型MOS管构成,P型MOS管与N型MOS管的源极共同连接形成开关的一个输入/输出端,P型MOS管与N型MOS管的漏极共同连接形成开关的另一个输入/输出端,P型MOS管与N型MOS管的栅极分别形成开关的控制端。

...

【技术特征摘要】

1.一种应用于纯电容阵列结构中的分段电容校准电路,其特征在于,设置于纯电容阵列结构的高位阵列与低位阵列之间,包括均与纯电容阵列结构的缩放电容连接的第一校正单元、第二校正单元及选择开关,且所述第一校正单元与第二校正单元均包含至少一个电容,所述选择开关通过开/关选择第一校正单元或第二校正单元接入所述纯电容阵列结构中;当所述缩放电容的误差为负数时,所述选择开关闭合,所述第一校正单元接入所述纯电容阵列结构中且与所述缩放电容并联连接,以校正缩放电容的负数误差;当所述缩放电容的误差为正数时,所述选择开关断开,所述第二校正单元接入所述纯电容阵列结构中且与所述缩放电容串联连接,以校正缩放电容的正数误差。

2.如权利要求1所述的应用于纯电容阵列结构中的分段电容校准电路,其特征在于,所述第一校正单元包括n组第一校正子单元,每组第一校正子单元均包括第一开关与两个完全相同的第一电容,两个第一电容、第一开关均串联连接;任意组第一校正子单元的第一开关闭合,当前组的第一校正子单元与所述缩放电容并联连接,n为设定的进行负数误差校正的档位数,且n为大于等于1的自然数。

3.如权利要求2所述的应用于纯电容阵列结构中的分段电容校准电路,其特征在于,设定所述低位电容阵列的总电容值与设定校正值的乘积的二倍为基准电容值,第1组第一校正子单元中的第一电容值为基准电容值,其它任意一组第一校正子单元的第一电容的电容值是前一组第一校正子单元的第一电容值与基准电容值之和。...

【专利技术属性】
技术研发人员:汪伦郭向阳
申请(专利权)人:四川和芯微电子股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1