【技术实现步骤摘要】
本专利技术涉及领域集成电路领域，更具体地涉及一种goio电路。
技术介绍
1、众所周知地，在所有的soc系统中，都会用到gpio(general-purpose input/output)电路，即通用型输入输出电路，特别是在低功耗的soc系统中，gpio电路的可靠性显得尤为重要。
2、gpio电路的结构框图如图1所示，主要实现内核电路与外围电路之间的电平转换。其中，将内核电路向外的通路定义为输出通路output，由外围电路向内的通路定义为输入通路input。输出通路output主要是实现电平由低到高的转换(通过l2h模块进行转换)，输入通路input主要是实现电平由高到低的转换(h2l模块进行转换)。而gpio电路都是由数字逻辑电路构成，如图1所示的反相器inv，缓冲器buffer等基本逻辑门。
3、至于在上述gpio电路结构中为什么需要通过l2h模块和h2l模块进行电平转换，即为什么必须使用内核电压(低电压)和io电压(高电压)两个电压，而不能用同一个电压，原因在于，随着各种电子设备的高度集成化，芯片上的管子(mos管)越来越多，管子尺寸越来越小，管子氧化层越来越薄的时候，内核电压过高，导致的漏电流和工作功耗指数提高。而且，氧化层的变薄，也导致管子不耐高压，所以，内部电路管子必须工作在更低的电压。除了功耗降低以外，更低的电压也会使得管子的速度更快，提高整个电路和工作效率。而io电压，使用比较高的电压，是因为i0电压面对的是外部信号，如果电压设置过低，那么抗干扰性能就很差，因此还是需要保持比较高的电压，以
4、如图2所示，因为有内核电压(vddc)和io电压(vddio)，芯片电源上电就存在先上io电压还是先上内核电压的问题；在上电过程中，如果内核电路先获得供电，外围电路没有得到供电，这时对芯片不会产生损坏，只是没有输入输出而已；但是如果先上io电压使得外围io接口先得到供电，内核电路后得到供电，则有可能会导致芯片和外围引脚同时作为输出端(如图2所示电路结构)，便会有大电流产生，即如果双方输出的值是相反的，那么两输出端就会因反向驱动出现大电流，通过图2示意路径①和②产生大电流到地，从而影响器件的寿命，甚至损坏器件，同样在掉电时，如果内核电路先掉电，也有可能出现大电流。
5、而产生大电流原因是图1中的mos管mp的栅极(节点bp)和mos管mn的栅极(节点bp)在内核电压vddc上电前可能出现0(低电压)或者1(高电压)的状态，与外围gpio电路的驱动方向相反从而形成电流通路。在图1所示的gpio电路结构框图中，l2h模块是实现内核电压vddc(低电压)向io电压vddio(高电压)转换的电路。l2h模块的电路结构如图3所示，因为当内核电压vddc没上电，则节点in和inb基本维持在0状态，此时每个mos管都处于截止状态，mos管mp2和mn2则呈现为电阻很大的电阻，输出电压则可以简单看作是mos管mp2和mn2电阻分压，这个电压值在经过后面的逻辑整形，在节点bp/bn节点则变成逻辑0或逻辑1(此时的逻辑1电平是vddio)，这就会导致和外围引脚同时作为输出端(参考图2电路示意图)，进而产生大电流，即如果双方输出的值是相反的，那么两输出端就会因反向驱动出现大电流。
6、基于上述，一般要求芯片的内核电源先于io电源上电，后于io电源掉电，具体上电掉电过程请参考图4所示电压曲线图。但是这种严格控制上电顺序的方式并不能从根本上解决大电流的问题，还是存在因误操作而有大电流的产生进而损坏器件。
7、因此，有必要提供一种改进的可从根本上杜绝大电流产生的gpio电路来克服上述缺陷。
技术实现思路
1、本专利技术的目的是提供一种gpio电路，本专利技术的gpio电路在上电过程中，不会产生大电流的情况，使得整个gpio电路对上电顺序不再有要求，解决了大电流问题，使用的自由灵活度更高，而且不影响器件的寿命，不会损坏器件，延长了器件的使用寿命。
2、为实现上述目的，本专利技术提供了一种gpio电路，包括输出通路与输入通路，所述输出通路将低电平转换成高电平，所述输入通路将高电平转换成低电平，其中，所述输出通路包括第一电平转换单元、与非门、第一缓冲器、第一mos管、或非门、第二缓冲器、第二mos管及电平控制单元；与非门、第一缓冲器及第一mos管依次顺序连接，或非门、第二缓冲器及第二mos管依次顺序连接，所述第一mos管的漏极与第二mos管的漏极共同连接并与外部电路连接，外部产生低电平的第一电源与产生高电平的第二电源均与所述第一电平转换单元连接，以将输入的低电平转换成高电平，所述第一电平转换单元的输出端分别与或非门、与非门的一输入端连接；外部第一电源、第二电源均与所述电平控制单元连接，当所述第二电源输出高电平至所述电平控制单元时，所述电平控制单元输出低电平至所述与非门的另一输入端，并输出高电平至所述或非门的另一输入端。
3、较佳地，所述电平控制单元包括电阻、电容、第三mos管、第四mos管及输出子单元，所述电阻一端与第一源连接，另一端与电容的一端连接，所述电容的另一端接地；所述第三mos管与第四mos管的栅极共同连接并与所述电容的一端连接，所述第二电源与第三mos管的源极连接，所述第三mos管与第四mos管的漏极共同连接，并与所述输出子单元连接，所述第四mos管的源极接地；所述输出子单元分别与所述或非门、与非门的另一输入端连接，以同时输出电平值相异的电平至所述或非门、与非门的另一输入端。
4、较佳地，所述第三mos管为倒比管。
5、较佳地，所述输出子单元包括第一反相器与第二反相器，所述第一反相器的输入端与所述第三mos管、第四mos管的漏极连接，其输出端与所述第二反相器的输入端、所述与非门的另一输入端连接，所述第二反相器的输出端与所述或非门的另一输入端连接。
6、较佳地，所述gpio电路还包括一锁存单元，所述锁存单元与所述输入通路、输出通路的输出端及外围电路共同连接，以在所述第一电源断电时锁存外围电路在第一电源断电前的状态。
7、较佳地，所述锁存单元包括第三反相器与第四反相器，所述第三反相器与第四反相器相互首尾连接，且所述第三反相器的输出端与所述第四反相器的输入端共同连接并与所述输入通路、输出通路的输出端及外围电路共同连接。
8、较佳地，所述第三反相器器件的长宽比大于10，以使所述第三反相器器件等效于大阻值的电阻。
9、与现有技术相比，本专利技术的gpio电路因为设置了或非门、与非门及电平控制单元，当所述io电压先于内核电压上电时，所述电平控制单元输出低电平至所述与非门的另一输入端，并输出高电平至所述或非门的另一输入端，从而使得gpio电路的两个mos管截止，进而不会出现双方输出的值是相反的，即不会有大电流的产生，使得整个gpio电路对上电顺序不再有要求，解决了大电流问题，使用的自由灵活度更高，而且不影响器件的寿命，不会损坏器件，延长了器件的使用寿命。
10、本文档来自技高网...
【技术保护点】
1.一种GPIO电路，包括输出通路与输入通路，所述输出通路将低电平转换成高电平，所述输入通路将高电平转换成低电平，其特征在于，所述输出通路包括第一电平转换单元、与非门、第一缓冲器、第一MOS管、或非门、第二缓冲器、第二MOS管及电平控制单元；与非门、第一缓冲器及第一MOS管依次顺序连接，或非门、第二缓冲器及第二MOS管依次顺序连接，所述第一MOS管的漏极与第二MOS管的漏极共同连接并与外部电路连接，外部产生低电平的第一电源与产生高电平的第二电源均与所述第一电平转换单元连接，以将输入的低电平转换成高电平，所述第一电平转换单元的输出端分别与或非门、与非门的一输入端连接；外部第一电源、第二电源均与所述电平控制单元连接，当所述第二电源输出高电平至所述电平控制单元时，所述电平控制单元输出低电平至所述与非门的另一输入端，并输出高电平至所述或非门的另一输入端。
2.如权利要求1所述的GPIO电路，其特征在于，所述电平控制单元包括电阻、电容、第三MOS管、第四MOS管及输出子单元，所述电阻一端与第一源连接，另一端与电容的一端连接，所述电容的另一端接地；所述第三MOS管与第四MOS管的
3.如权利要求2所述的GPIO电路，其特征在于，所述第三MOS管为倒比管。
4.如权利要求2所述的GPIO电路，其特征在于，所述输出子单元包括第一反相器与第二反相器，所述第一反相器的输入端与所述第三MOS管、第四MOS管的漏极连接，其输出端与所述第二反相器的输入端、所述与非门的另一输入端连接，所述第二反相器的输出端与所述或非门的另一输入端连接。
5.如权利要求1所述的GPIO电路，其特征在于，还包括一锁存单元，所述锁存单元与所述输入通路、输出通路的输出端及外围电路共同连接，以在所述第一电源断电时锁存外围电路在第一电源断电前的状态。
6.如权利要求5所述的GPIO电路，其特征在于，所述锁存单元包括第三反相器与第四反相器，所述第三反相器与第四反相器相互首尾连接，且所述第三反相器的输出端与所述第四反相器的输入端共同连接并与所述输入通路、输出通路的输出端及外围电路共同连接。
7.如权利要求6所述的GPIO电路，其特征在于，所述第三反相器器件的长宽比大于10，以使所述第三反相器器件等效于大阻值的电阻。
...【技术特征摘要】
1.一种gpio电路，包括输出通路与输入通路，所述输出通路将低电平转换成高电平，所述输入通路将高电平转换成低电平，其特征在于，所述输出通路包括第一电平转换单元、与非门、第一缓冲器、第一mos管、或非门、第二缓冲器、第二mos管及电平控制单元；与非门、第一缓冲器及第一mos管依次顺序连接，或非门、第二缓冲器及第二mos管依次顺序连接，所述第一mos管的漏极与第二mos管的漏极共同连接并与外部电路连接，外部产生低电平的第一电源与产生高电平的第二电源均与所述第一电平转换单元连接，以将输入的低电平转换成高电平，所述第一电平转换单元的输出端分别与或非门、与非门的一输入端连接；外部第一电源、第二电源均与所述电平控制单元连接，当所述第二电源输出高电平至所述电平控制单元时，所述电平控制单元输出低电平至所述与非门的另一输入端，并输出高电平至所述或非门的另一输入端。
2.如权利要求1所述的gpio电路，其特征在于，所述电平控制单元包括电阻、电容、第三mos管、第四mos管及输出子单元，所述电阻一端与第一源连接，另一端与电容的一端连接，所述电容的另一端接地；所述第三mos管与第四mos管的栅极共同连接并与所述电容的一端连接，所述第二电源与第三mos管的源极连接，所述第三mos管与第四mos管的漏极共同连接，并与所述输...
【专利技术属性】
技术研发人员：吕亚兰，郭向阳，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。