【技术实现步骤摘要】
本申请涉及微电子，尤其涉及一种基于阈值开关忆阻器的低功耗主从式d触发器。
技术介绍
1、在过去的几十年里，传统cmos集成电路的器件尺寸跟随摩尔定律不断缩小，同时造成集成在单个芯片中的晶体管数量规模呈指数级增长。虽然芯片性能在这一过程中得到了极大的提升，但是这也造成了芯片功率密度的大幅增加，芯片的发热问题在当今超大规模集成电路中愈发严重，因而成为集成电路领域进一步往前发展的主要瓶颈之一。
2、对于数字集成电路而言，其动态功耗主要来自逻辑门的比特翻转，这一部分功耗占据了整体能耗的绝对比例。然而，根据玻尔兹曼热载流子分布理论，传统的cmos晶体管的亚阈值摆幅受到物理下限的制约，在室温下约为60mv/dec。这一限制导致了晶体管的开关能力遇到瓶颈，阻碍了数字逻辑电路在比特翻转过程中泄漏电流的进一步抑制。
3、为了突破上述物理限制，进一步降低电路的功耗，研究人员提出了将阈值开关忆阻器串联嵌入到晶体管的源、漏或栅极的优化方案，制备出了不同类型的阈值开关晶体管。研究表明，阈值开关晶体管可以显著克服当前传统cmos亚阈值摆幅的...
【技术保护点】
1.一种基于阈值开关忆阻器的低功耗主从式D触发器，包括：
2.如权利要求1所述的基于阈值开关忆阻器的低功耗主从式D触发器，其特征在于，所述主锁存器使能开关电路由第一NMOS晶体管T1和第一PMOS晶体管T2构成，第一NMOS晶体管T1的栅极与所述时钟控制信号CLK相连，第一PMOS晶体管T2的栅极与反相时钟控制信号相连，第一NMOS晶体管T1的漏极与第一PMOS晶体管T2的源极相连，并连接外部输入的数据信号DIN，第一NMOS晶体管T1的源极与第一PMOS晶体管T2的漏极相连，并作为所述主锁存器使能开关电路的输出端口。
3.如权利要求2所述的基...
【技术特征摘要】
1.一种基于阈值开关忆阻器的低功耗主从式d触发器，包括：
2.如权利要求1所述的基于阈值开关忆阻器的低功耗主从式d触发器，其特征在于，所述主锁存器使能开关电路由第一nmos晶体管t1和第一pmos晶体管t2构成，第一nmos晶体管t1的栅极与所述时钟控制信号clk相连，第一pmos晶体管t2的栅极与反相时钟控制信号相连，第一nmos晶体管t1的漏极与第一pmos晶体管t2的源极相连，并连接外部输入的数据信号din，第一nmos晶体管t1的源极与第一pmos晶体管t2的漏极相连，并作为所述主锁存器使能开关电路的输出端口。
3.如权利要求2所述的基于阈值开关忆阻器的低功耗主从式d触发器，其特征在于，所述第一nmos晶体管t1与第一pmos晶体管t2均被配置为高阈值电压晶体管，同时其宽长比被设置为最小尺寸2:1。
4.如权利要求1所述的基于阈值开关忆阻器的低功耗主从式d触发器，其特征在于，所述主锁存器电路包括：
5.如权利要求4所述的基于阈值开关忆阻器的低功耗主从式d触发器，其特征在于，所述第二pmos晶体管t3、第二nmos...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。