一种移位寄存器单元，包括输入端、输出端、第一信号线、第一晶体管和第二晶体管，其中，所述第一信号线作为所述第一晶体管和所述第二晶体管的栅极。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
【专利摘要】本技术公开了一种移位寄存器单元，包括输入端、输出端、第一信号线、第一晶体管和第二晶体管，其中，第一信号线作为所述第一晶体管和第二晶体管的栅极。本技术通过将第一晶体管和第二晶体管的栅极直接设置在第一信号线上，即将第一信号线作为所述第一晶体管和第二晶体管的栅极，以使得第一晶体管和第二晶体管所占面积与第一信号线所占区域至少部分重合，从而使得这三者所占的总面积变小，进一步减小了边框的宽度，实现了窄边框。【专利说明】一种移位寄存器单元、栅极驱动装置和显示装置
本技术涉及显示
，特别涉及一种移位寄存器单元、栅极驱动装置和显示装置。
技术介绍
目前，在TFT-1XD(薄膜场效应晶体管液晶显示器)中，实现一帧画面显示的基本原理是:通过source (源极)驱动将每一列像素所需的信号依次从上往下输出，通过gate (栅极)驱动依次从上到下对每一像素行输入一定宽度的方波进行选通。现今的制造方法是将gate(栅极)驱动IC (集成电路)和source (源极)驱动IC通过COG (ChipOn Glass，将芯片固定于玻璃上)工艺黏结在玻璃面板上。对于小尺寸TFT-1XD，当分辨率较高时，栅极驱动和源极驱动输出较多，驱动IC的长度将增大，这将不利于驱动IC的bonding(绑定)工艺。同时IC连接时的线路设计也要占用一定面积,这种方式得到的面板集成度不高、占用面积较大，不利于显示设备实现高解析度和窄边框化。于是出现了GOA (Gate Driver on Array,阵列基板行驱动,又称集成栅极驱动)技术,直接将TFT-LCD的栅极驱动电路(Gate driver ICs)集成制作在阵列基板上，由此来代替在面板外沿粘接的、由硅芯片制作的驱动芯片。由于该技术可以将驱动电路直接做在阵列基板上，面板周围无需再粘接IC和布线，减少了面板的制作程序，降低了产品成本，同时提高了 TFT-LCD面板的集成度，使面板能更窄边框化和实现高的解析度。现有技术中，栅极驱动电路一般采用级联的移位寄存单元1，如图1所示，移位寄存单元I包括第一晶体管Tl和第二晶体管T2，第一晶体管Tl和第二晶体管T2的栅极(G1、G2)均通过至少一条导线3 (如果该至少一条导线3与复位信号线2不位于同一层，则导线3与复位信号线2通过过孔4进行换线连接)电连接于复位信号线2，现有技术中，在栅极驱动电路的布线(layout)上，复位信号线、第一晶体管、第二晶体管及导线均会占据一定的面积，第一晶体管Tl和第二晶体管T2的栅极(Gl、G2)均通过至少一条导线3电连接于复位信号线2，因此，第一晶体管Tl和第二晶体管T2与复位信号线2在所占面积上，并无重合，贝U，第一晶体管Tl和第二晶体管T2与复位信号线2这三部件的面积相加之后，就使得整体的栅极驱动器所占面积较大，而栅极驱动器位于边框区域，栅极驱动器所占面积较大影响边框宽度，使得现有技术中的边框宽度较大，而这不符合现在的窄边框的趋势。
技术实现思路
有鉴于此，本技术提供一种移位寄存器单元、栅极驱动装置和显示装置。本技术提供一种移位寄存器单元，包括输入端、输出端、第一信号线、第一晶体管和第二晶体管，其中，第一信号线作为所述第一晶体管和第二晶体管的栅极。相应的，本技术还提供一种栅极驱动装置，包括多级如上所述的移位寄存器单元；其中，除第一级移位寄存器之外，其余每个移位寄存器的输入端均和上一级移位寄存器的输出端电连接。相应的，本技术还提供一种显示装置，包括如上所述的移位寄存器单元。与现有技术相比，本技术具有以下优点:本技术通过将第一晶体管和第二晶体管的栅极直接设置在第一信号线上，SP将第一信号线作为所述第一晶体管和第二晶体管的栅极，以使得第一晶体管和第二晶体管所占面积与第一信号线所占区域至少部分重合，从而使得这三者所占的总面积变小，进一步减小了边框的宽度，实现了窄边框。【专利附图】【附图说明】图1为现有技术中移位寄存器单元的部分结构示意图；图2为本技术的移位寄存器单元的部分布线(layout)示意图；图3为本技术的移位寄存器单元的部分等效电路示意图。【具体实施方式】本技术提供一种移位寄存器单元，包括输入端、输出端、第一信号线、第一晶体管和第二晶体管，其中，第一信号线作为所述第一晶体管和第二晶体管的栅极。本技术还提供一种栅极驱动装置，包括多级如上所述的移位寄存器单元；其中，除第一级移位寄存器之外，其余每个移位寄存器的输入端均和上一级移位寄存器的输出端电连接。为了使本技术的目的、技术方案和优点更加清楚，下面结合附图来进一步做详细说明。实施例一如图2和图3所不,一种移位寄存器单兀5,包括输入端(未图不)、输出端Gout、第一晶体管Ml、第二晶体管M2、上拉驱动管(未图示)，和上拉晶体管M3，其中，所述第一信号线作为所述第一晶体管Ml和所述第二晶体管M2的栅极，所述第一信号线为复位信号线6，即将所述第一晶体管Ml和所述第二晶体管M2的栅极(gl、g2)直接设置在复位信号线6上，而非通过导线连接。如图3所示，所述第一晶体管Ml和所述第二晶体管M2的漏极(dl、d2)均电连接于第一电平输出端VGL,以接收来自所述第一电平输出端VGL的第一电平信号。所述第一晶体管Ml的源极si电连接于所述上拉晶体管M3的栅极，所述上拉晶体管M3的栅极通过所述第一晶体管Ml接收所述第一电平信号；所述第二晶体管M2的源极s2电连接于所述输出端Gout,以将所述第一电平信号传输给所述输出端Gout。可选的，在其他实施例中，起始信号线(未图示)也可以作为所述上拉驱动管的栅极，所述上拉驱动管的源极电连接于第二电平信号端(未图示)，漏极电连接于所述上拉晶体管M3的栅极。所述第一电平信号为低电平信号，所述第二电平信号端输出第二电平信号，所述第二电平信号为高电平信号。所述第一晶体管Ml、所述第二晶体管M2、所述上拉晶体管M3和所述上拉驱动管均为N型M0S管。所述第一晶体管Ml、所述第二晶体管M2、所述上拉驱动管和所述上拉晶体管M3的宽度小于等于150um。实施例二本实施例提供一种栅极驱动装置(未图示)，包括多级移位寄存器单元，其中，该移位寄存器单元采用实施例一中所述的移位寄存器单元；除第一级移位寄存器之外，其余每个移位寄存器的输入端均和上一级移位寄存器的输出端电连接。实施例三本实施例提供一种显示装置(未图示)，包括栅极驱动装置，该栅极驱动装置采用实施例一中所述的移位寄存器单元。综上，本技术通过将第一晶体管和第二晶体管的栅极直接设置在第一信号线上，即将所述第一信号线作为所述第一晶体管和所述第二晶体管的栅极，以使得所述第一晶体管和所述第二晶体管所占面积与所述第一信号线所占区域至少部分重合，从而使得这三者所占的总面积变小，进一步减小了边框的宽度，实现了窄边框。显然，本领域的技术人员可以对技术进行各种改动和变型而不脱离本技术的精神和范围。这样，倘若本技术的这些修改和变型属于本技术权利要求及其等同技术的范围之内，则本技术也意图包括这些改动和变型在内。【权利要求】1.一种移位寄存器单兀，包括输入端、输出端、第一信号线、第一晶体管和第二晶体管，其中，所述第一信号线作为所述本文档来自技高网...
【技术保护点】
一种移位寄存器单元，包括输入端、输出端、第一信号线、第一晶体管和第二晶体管，其中，所述第一信号线作为所述第一晶体管和所述第二晶体管的栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：金慧俊，敦栋梁，徐鑫，邵琬童，陈晨，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。