结合静电放电保护电路及方法技术

一种集成电路，其包括：晶体管，其耦合到节点；及晶闸管，其耦合到所述节点且经配置以耗散与所述节点处的噪声事件相关联的电流及/或电压；其中所述晶闸管与第一晶体管共享掺杂阱区域。

【技术实现步骤摘要】
【国外来华专利技术】结合静电放电保护电路及方法
本专利技术的实施例大体上涉及集成电路，且更特定来说，在所说明的实施例中的一者或一者以上中，涉及使I/O驱动器与静电放电保护装置结合的电路。
技术介绍
集成电路可通过输入节点、输出节点或输入/输出节点(例如接合垫、输入垫、输入/输出引脚、裸片端子、裸片垫、接触垫等等)连接到“外界”。通常配置为一反相器或多个反相器的缓冲器电路插入于此类节点与集成电路的有源电路之间。所述缓冲器电路通常包含应受保护免受超限电条件(例如，处置、测试及操作集成电路期间由静电放电(ESD)引起的电压及/或电流)的晶体管。使装置经受ESD被称为ESD事件。ESD事件为可导致损坏未经适当地保护的集成电路的电路的超限电条件的实例。通常，ESD保护电路与上述节点中的一者相关联。典型的ESD保护电路包含提供到参考电压(例如接地)及/或到电压供应器(例如，VCC)的低阻抗导电路径，以在损坏集成电路的操作电路之前耗散(例如，分流)与ESD事件相关联的电压及/或电流的电路。作为具有形成反相器的上拉晶体管及下拉晶体管的输出电路的常规保护电路的实例，二极管可与所述上拉晶体管并联耦合，二极管可与所述下拉晶体管并联耦合，且ESD箝位电路可耦合于VCC与接地之间。在此情况中，例如，如果提供来自ESD事件的大的正电压(相对于例如接地的参考电压)给输出节点，那么瞬变ESD电流可向上流过与所述上拉晶体管并联耦合的二极管，且流过ESD箝位电路而到达接地。瞬变ESD电流也可通过驱动器电路的下拉晶体管从输出节点直接流到接地。可类似地耗散与大的负电压(相对于例如接地的参考电压)相关联的瞬变ESD电流。虽然一些晶体管可能够在不损坏电路组件的情况下分流一些瞬变ESD电流，但是其它晶体管还是可能由于任何ESD电流而受到损坏。例如，高速输入或输出电路(或其它特制电路组件)几乎无法容忍任何瞬变ESD电流。换句话说，一些电路可能不是自保护的。并且，随着半导体装置继续缩小，其变得更易于发生ESD事件且更无法容忍ESD事件。而且，即使晶体管或其它电路组件可容忍小电平的瞬变ESD电流及/或电压，二极管或其它保护电路元件的触发电压也可高于(例如)晶体管的击穿电压。在此情况中，除二极管以外还可添加专用ESD电路以有助于将ESD电压及/或电流电平箝制在晶体管的击穿电压或击穿电流以下。一些专用ESD电路包含展现出“突返”特性的电路组件。一般来说，突返特性提供触发条件，所述触发条件在被超过时致使电路进入低阻抗状态。当节点上的电条件超过保持条件时，维持所述低阻抗状态。具有突返特性的常规电路的实例包含晶闸管(例如硅控整流器(SCR))及过驱动金氧半导体(MOS)晶体管。在使用突返电路设计适当保护电路时，触发条件必须足够低以在操作电路发生击穿条件之前提供保护。具有设定触发条件且通常也具有设定保持条件的常规电路的实例包含二极管触发SCR(DTSCR)。然而，一旦设定，调整(例如，改变、变更等等)所述触发条件通常需要重新设计保护电路。即，保护电路通常为“硬布线式”且在制造集成电路之后不再修改。并且，ESD保护的触发条件与对闩锁条件的防护的触发条件通常是不同的，因此，具有触发条件经设定以防护某个条件的保护电路可能会降低对其它超限电条件的防护效果。此外，添加专用ESD电路可增加出现在输入或输出节点处的电容，这在高速I/O电路中可能是无法接受的。除展现出低电容以外，高速应用的适当保护电路在一些情况中可能必须能够耗散高电平的电流、以快速瞬变响应时间接通且不引起非所要的闩锁效应。附图说明图1为具有根据本专利技术的实施例的驱动器电路及保护电路的输出电路的示意图。图2为具有根据本专利技术的实施例的驱动器电路及ESD保护电路的输出电路的示意图。图3为根据本专利技术的实施例的结合输出电路/ESD保护电路的示意图。图4为实施图3的根据本专利技术的实施例的结合输出电路/ESD保护电路的集成电路的横截面图。图5为根据本专利技术的实施例的具有基极调制的结合输出电路/ESD保护电路的示意图。图6为根据本专利技术的实施例的控制电路的示意图。图7为根据本专利技术的实施例的具有两个控制电路的结合输出电路/ESD保护电路的示意图。图8为具有具备根据本专利技术的实施例的ESD保护电路的输入及输出电路的存储器系统的框图。具体实施方式下文陈述特定细节以提供对本专利技术的实施例的充分理解。然而，所属领域的技术人员将明白，本专利技术的实施例可在没有这些特定细节的情况下实践。此外，本文描述的本专利技术的特定实施例通过实例提供且不应用来将本专利技术的范围限于这些特定实施例。在其它例子中，未详细展示众所周知电路、控制信号、时序协议及软件操作以避免不必要地混淆本专利技术。图1说明根据本专利技术的实施例的输出电路100。输出电路100包含驱动器电路110及保护电路120。输出电路100经配置以在输入节点处接收输入信号IN并至少部分响应于IN信号而提供输出信号OUT给输出节点140。所述输入及输出节点可表示输出电路100的信号节点。输出节点140可表示暴露于周围环境的集成电路的输出节点。在图1的实施例中，驱动器电路110说明为以上拉晶体管112及下拉晶体管114形成的反相器。上拉晶体管112可为p沟道场效晶体管(pFET)，且下拉晶体管114可为n沟道FET(nFET)。驱动器电路可反相IN信号、缓冲及/或放大IN信号，并直接提供OUT信号给输出节点140或在IN信号穿过例如保护电路120等某一其它电路之后间接提供OUT信号给输出节点140。在一些实施例中，所述驱动器电路可包含多个反相器，或可为准备待提供给输出节点的输入信号(例如，IN信号)的任何种类的电路。在图1中展示为与驱动器电路110并联耦合的保护电路120经配置以有助于保护驱动器电路110免受有害事件。例如，保护电路120可有助于保护驱动器电路110的晶体管112、114免受静电放电(ESD)或其它电噪声或磁噪声事件。虽然ESD或其它噪声可来自集成电路内的任何来源(例如过电压或过电流事件)，但是其也可经由输出节点140或其它外部节点来自外部源。例如，如果用户使手指或金属部分或任何其它物体触摸输出节点140，那么所述接触可引发ESD事件。保护电路120可有助于耗散(例如，分流)与ESD或其它事件相关联的电压及/或电流。保护电路120可进一步有助于限制(例如，箝制)电压及/或电流。在一些情况中，驱动器电路110的晶体管中的一者或两者也可能够分流一些电流，但是在其它情况中所述晶体管可能是脆弱的，因此在经受电压及/或电流的情况下易发生故障。例如，在具有作为高速输出驱动器电路(具有薄栅极氧化物晶体管)的驱动器电路110的实施例中，所述晶体管不一定能够充分地耗散所述ESD事件且因此而被损坏。保护电路120可包含若干不同装置中的任一装置。例如，所述保护电路可包含一个或一个以上二极管及/或一个或一个以上晶闸管(例如，SCR)。所述保护电路还可包含一个或一个以上互补FET、电阻器或能够耗散电压及/或电流的任何其它组件。在一些实施例中，保护电路120可包含VCC接地ESD箝位电路。虽然图1说明保护电路120与驱动器电路110并联，但是保护电路也可经放置而与所述驱动器电路的晶体管串联或甚至与所述驱动器电路的晶体管合并，如下文更详细论述。并且本文档来自技高网...

【技术保护点】
一种集成电路，其包括：晶体管，其耦合到节点；及晶闸管，其耦合到所述节点且经配置以耗散与所述节点处的噪声事件相关联的电流及/或电压；其中所述晶闸管与第一晶体管共享掺杂阱区域。

【技术特征摘要】
【国外来华专利技术】2011.08.23 US 13/216,1471.一种集成电路，其包括：晶体管，其耦合到节点；及晶闸管，其耦合到所述节点且经配置以耗散与所述节点处的噪声事件相关联的电流及/或电压；其中所述晶闸管与所述晶体管的源极共享掺杂区域，所述掺杂区域包含于掺杂阱区域中。2.根据权利要求1所述的集成电路，其中所述掺杂阱区域的电阻经配置以被调制。3.根据权利要求1所述的集成电路，其中所述晶体管为第一晶体管，所述晶闸管为第一晶闸管，且所述掺杂阱区域为第一掺杂阱区域，所述集成电路进一步包括：第二晶体管；第二晶闸管，其耦合到所述节点且经配置以耗散与ESD事件相关联的电流；其中所述第二晶闸管与所述第二晶体管共享第二掺杂阱区域。4.根据权利要求3所述的集成电路，其中所述第二掺杂阱区域的电阻经配置以被调制。5.根据权利要求3所述的集成电路，其中所述第一晶体管及所述第二晶体管形成输出电路。6.根据权利要求5所述的集成电路，其中所述输出电路为输出驱动器。7.根据权利要求5所述的集成电路，其中所述输出电路为输入驱动器。8.根据权利要求1所述的集成电路，其中所述噪声事件为静电放电ESD事件。9.根据权利要求1所述的集成电路，其进一步包括ESD箝位电路。10.一种设备，其包括：第一阱，其掺杂有第一掺杂剂类型；所述第一阱内的第一区域，其掺杂有第二掺杂剂类型；第二阱，其掺杂有所述第二掺杂剂类型，所述第二阱在所述第一阱内；所述第二阱内的第二区域，其掺杂有所述第一掺杂剂类型；栅极；及漏极区域；其中所述漏极区域、所述栅极及所述第一及第二区域中的一者一起形成受保护电路的晶体管，且所述第一阱、所述第一区域、所述第二阱及所述第二区域一起形成晶闸管。11.根据权利要求10所述的设备，其进一步包括经配置以调制所述第一阱的电阻的控制电路，所述控制电路包括：电阻；及第二晶体管，其与所述电阻并联耦合。12.根据权利要求11所述的设备，其中所述第二晶体管包括：源极；及本体；其中所述本体及所述源极耦合到参考电压节点。13.根据权利要求10所述的设备，其中所述区域及阱包含于三阱结构中。14.根据权利要求10所述的设备，其中所述第一区域耦合到输入节点或输出节点。15.一种电路，其包括：受保护晶体管，其耦合到电力节点及输出节点；保护电路，其耦合于所述电力节点与所述输出节点之间，所述保护电路包含第一晶体管及第二晶体管且进一步包含耦合于所述电力节点和所述输出节点之间的二极管，其中所述受保护晶体管的本体形成于其中形成所述第一晶体管的基极及所述第二晶体管的集极的半导体掺杂阱中。16.根据权利要求15所述的电路，其中所述第二晶体管的基极及射极还形成二极管。17.根据权利要求15所述的电路，其中所述受保护晶体管包括下拉晶体管且所述电力节点包括参考电压节点，所述受保护晶体管进一步包括耦合于电压供应器节点与所述输出节点之间的上拉晶体管，且其中所述保护电路进一步包括第三及第四晶体管，所述上拉晶体管的本体形成于其中形成所述第三晶体管的基极及所述第四晶体管的集极的半导体掺杂阱中。18.根据权利要求17所述的电路，其中所述下拉晶体管经配置以响应于所述输出节点处的ESD事件提供反向偏压泄漏电流，所述泄漏电流提供给其中形成所述第一晶体管的所述基极的所述半导体掺杂阱且流到所述参考电压节点。19.一种电路，其包括：受保护晶体管，其耦合到参考电压节点及信号节点；保护电路，其耦合于所述参考电压节点与所述信号节点之间，所述保护电路包含第一晶体管及第二晶体管且进一步包含控制电路，所述控制电路具有耦合到所述第一晶体管的基极及所述第二晶体管的集极的可变阻抗，所述控制电路进一步耦合到所述参考电压节点，其中所述受保护晶体管的本体形成于其中形成所述第一晶体管的基极及所述第二晶体管的集极的半导体掺杂阱中。20.根据权利要求19所述的电路，其中所述控制电路进一步包括：晶体管，其与所述可变阻抗并联耦合。21.一种电路，其包括：受保护晶体管，其耦合到电力节点及输出节点；以及保护电路，其耦合于所述电力节点与所述输出节点之间，且具有第一晶体管及第二晶体管，其中所述受保护晶体管的本体形成于其中形成所述第一晶体管的基极及所述第二晶体管的集极的半导体掺杂阱中，其中所述受保护晶体管包括下拉晶体管且所述电力节点包括参考电压节点，所述受保护晶体管进一步包括耦合于电压供应器节点与所述输出节点之间的上拉晶体管，其中所述保护电路进一步包括第三及第四晶体管，所述上拉晶体管的本体形成于其中形成所述第三晶体管的基极及所述第四晶体管的集极的半导体掺杂阱中，且其中所述上拉晶体管及所述下拉晶体管形成输出驱动器电路。22.一种方法，其包括：使用由至少部分形成于半导体掺杂阱中的与晶闸管的第一区域共享所述半导体掺杂阱的晶体管提供的泄漏电流触发所述晶闸管以将电流从信号节点传导到电力节点，所述泄漏电流响应于所述信号节点处的噪声事件而提供且所述泄漏电流增加所述半导体掺杂阱的电压以正向偏压所述晶闸管的所述第一区域及第二区域；及通过经触发的所述晶闸管将由所述噪声事件所致的电流传导到所述电力节点。23.根据权利要求22所述的方法，其中...

【专利技术属性】
技术研发人员：范晓峰，迈克尔·D·谢纳，
申请(专利权)人：美光科技公司，
类型：
国别省市：