半栅极控制源极肖特基势垒型隧穿场效应晶体管制造技术

本实用新型专利技术涉及一种半栅极控制源极肖特基势垒型隧穿场效应晶体管，在无需引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成器件的隧穿部分的前提下，通过在金属源极和本征硅之间形成源极肖特基势垒，并利用半栅极控制源极肖特基势垒的势垒宽度和本征硅能带弯曲程度，并以此来控制器件的开关。采用非对称的半栅极结构设计，在保持栅电压对肖特基势垒宽度和能带弯曲程度良好控制的前提下显著降低了栅极致漏极泄漏电流。具有工艺简单、成本廉价、高亚阈值斜率、高导通电流、低反向泄漏电流等优点，适用于推广应用。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
半栅极控制源极肖特基势垒型隧穿场效应晶体管
本技术属于超大规模集成电路制造领域，主要涉及一种适用于超高集成度集成电路制造的半栅极控制源极肖特基势垒型隧穿场效应晶体管的具体结构。
技术介绍
当前，基于硅材料的PIN型隧穿场效应晶体管(TFETs)，由于其有潜质具备更好的开关特性及更低的功耗，因此有可能取代MOSFETs器件而成为下一代超大规模集成电路逻辑单元或存储单元。然而，对比于MOSFETs器件，其劣势在于亚阈值斜率只是在局部超过MOSFETs器件，并且正向导通电流过小。且其漏极附近区域结构和MOSFETs器件相类似，因此，在栅极反向偏置时依然具有较大的栅极致漏极泄漏(GIDL)电流。为实现具有实用价值的隧穿场效应晶体管，必须解决上述问题。为提高PIN隧穿晶体管的电学特性，目前的主要解决方案是通过引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成器件的隧穿部分，并以此提升亚阈值斜率并增大导通电流。然而这样的做法不但加大了生产成本，也增加了工艺难度。另一方面，采用高介电常数绝缘材料作为栅极与衬底之间的绝缘介质层，只能改善栅极对沟道电场分布的控制能力，而不能从本质上提高硅材料的隧穿几率，因此对于亚阈值斜率、导通状态下电流的驱动能力等方面的电学特性的改善很有限。但器件的反向泄漏电流则也会随着反向栅极作用的增强而增大。因此这些改良设计都不能从根本上显著提高PIN型隧穿晶体管的整体性能。此外，肖特基势垒MOSFETs晶体管，作为PIN型隧穿场效应晶体管的前期技术，利用在非本征半导体的两端分别形成相对于导带和价带的源、漏肖特基势垒，并通过栅极来控制电流的大小。这种器件需要在源、漏两端引入不同的硅化物材料来分别实现对于导带和价带的肖特基势垒。并且在重掺杂的非本征半导体表面形成肖特基势垒是极为困难的，重掺杂本身也严重减弱了栅极对源区和漏区电场分布和载流子分布的控制能力。因此很难实现高性能的实用型肖特基势垒MOSFETs晶体管。
技术实现思路
专利技术目的为从根本上克服PIN型隧穿场效应晶体管和肖特基势垒MOSFETs晶体管各自的缺点和劣势，本技术提供一种高性能的半栅极控制源极肖特基势垒型隧穿场效应晶体管。技术方案本技术是通过以下技术方案来实现的:一种半栅极控制源极肖特基势垒型隧穿场效应晶体管，其特征在于:包括SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层，SOI晶圆的绝缘层上方依次为金属源极、本征硅和重掺杂漏极；其中，金属源极作为器件源电极与本征硅的一端之间的接触部分形成源极肖特基势垒，本征硅的另一端为重掺杂漏极，本征硅表面为栅绝缘介质层，在栅绝缘介质层靠近源极一侧的上方形成半栅极，在栅绝缘介质层及半栅极的上方以及器件隔离部分沉积有层间隔离绝缘介质，金属源极上方为源电极金属导线，重掺杂漏极上方为漏电极金属导线。金属源极与本征硅的一端之间所形成的源极肖特基势垒，其势垒高度小于本征硅的禁带宽度。栅绝缘介质层的上方所形成的半栅极只附着于栅绝缘介质层的靠近金属源极一侧的上方，形成对于金属源极和重掺杂漏极的不对称结构。优点及效果本技术具有如下优点及有益效果:(I)、由于本技术无需引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成器件的隧穿部分，因此可降低隧穿晶体管的工艺难度和生产成本；(2)、由于源极肖特基势垒采用本征半导体材料和金属接触制成，因而无需对源极区进行掺杂，在使得源极肖特基势垒易于生成的同时，也使得其势垒宽度和能带弯曲程度更易于被栅极电压控制，因此拥有更好的压阈值特性；此外，通过半栅极控制的设计，在保持栅电压对肖特基势垒宽度和能带弯曲程度良好控制的前提下显著降低了栅极致漏极泄漏电流，使得器件具有更好的反向特性；(3)具有工艺简单、成本廉价、高亚阈值斜率、高导通电流、低反向泄漏电流等优点。【附图说明】图1为本技术半栅极控制源极肖特基势垒型隧穿场效应晶体管在SOI衬底上形成的二维结构示意图；图2至图8为本技术半栅极控制源极肖特基势垒型隧穿场效应晶体管的结构单元及其阵列的制备方法的一个具体实例的工艺流程图。附图标记说:1、金属源极；2、本征娃；3、重掺杂漏极；4、栅绝缘介质层；5、半栅极；6、源电极金属导线；7、漏电极金属导线；8、层间隔离绝缘介质；9、S0I晶圆的绝缘层；10、S0I晶圆的硅衬底。【具体实施方式】本技术提供一种具有高性能的半栅极控制源极肖特基势垒型隧穿场效应晶体管，无需引入窄禁带宽度材料作为隧穿部分，而是利用源极肖特基势垒的高度要小于硅的禁带宽度的这一特点，通过改变半栅极5的电压来改变金属源极I和本征硅2所形成的源极肖特基势垒的宽度和能带弯曲程度来调节电子或空穴对于源极肖特基势垒的跃迁能力的大小，并以此控制器件工作电流大小。因此，本技术在无需引入窄禁带宽度材料的前提下实现了跃迁几率的提高；同时，利用提出的半栅极5的结构特点在保证正向特性的同时，可以显著减小反向泄漏电流。本技术所提供的这种具有高性能的半栅极控制源极肖特基势垒型隧穿场效应晶体管，以N型器件为例，说明其具体的工作原理为:当半栅极5处于低点位时，本征硅2内的能带向上弯曲，导带处于空带状态，随着半栅极5电位的下降，本征硅2的价带亦有部分电子从源极导出而有少量空穴产生而使本征硅2呈现出弱P型，在漏极电压的作用下和N型漏极区形成了 PN结的反偏，因此器件此时处于高阻状态，器件的工作电流极小。随着栅极电压的升高，能带逐渐由向上弯曲变为向下弯曲，当能带向下弯曲程度较小时，由于金属源极I和本征硅2之间所形成的肖特基势垒宽度较大，不会产生明显的隧穿效应，因此器件此时的阻值依然较高，工作电流依然较小。当栅极电压进一步增大，本征硅2的能带呈现显著向下弯曲的趋势，这使得势垒的宽度随着半栅极5所加电压的逐渐增大而逐渐被减薄，同时伴随着越来越多的电子从金属源极一侧通过隧穿跃迁至本征硅2的导带，并通过重掺杂漏极3排除，因此，此时器件呈现低阻导通状态。本技术在金属源极I和本征硅2之间形成了源极肖特基势垒，并将源极肖特基势垒作为器件的隧穿途径，并利用源极肖特基势垒高度远小于半导体禁带宽度这一特点，使得器件对比于PIN型隧穿场效应晶体管具有更好的亚阈值斜率、导通电流等电学特性。同时，利用本技术所提出的半栅极5在金属源极1、重掺杂漏极3之间的非对称结构设计，在保证器件具有优秀正向工作特性的同时，显著降低了反向泄漏电流的大小。因此，本技术所提出的半栅极控制源极肖特基势垒型隧穿场效应晶体管无论是正向特性还是反向特性，对比与PIN型隧穿场效应晶体管都有显著提高。为达到本技术所述的器件功能，本技术所提出的这种半栅极控制源极肖特基势垒型隧穿场效应晶体管，其核心结构特征为:1.通过在器件的金属源极I和本征硅2之间形成源极肖特基势垒，以源极肖特基势垒作为器件的跃迁势垒，利用源极肖特基势垒高度低于本征硅2的自身禁带宽度的这一特点，提高器件的隧穿几率，进而提高器件的亚阈值斜率、导通电流等电学特性。2.对比于PIN型隧穿场效应晶体管，本技术所提出的半栅极控制源极肖特基势垒型隧穿场效应晶体管，由于无需形成高掺杂的P+型源极区域，而只需进行一次对于漏极的η+型离子注入，特别是对于50纳米以下的极本文档来自技高网...

【技术保护点】
一种半栅极控制源极肖特基势垒型隧穿场效应晶体管，其特征在于：包括SOI晶圆的硅衬底（10），SOI晶圆的硅衬底（10）上方为SOI晶圆的绝缘层（9），SOI晶圆的绝缘层（9）上方依次为金属源极（1）、本征硅（2）和重掺杂漏极（3）；其中，金属源极（1）作为器件源电极与本征硅（2）的一端之间的接触部分形成源极肖特基势垒，本征硅（2）的另一端为重掺杂漏极（3），本征硅（2）表面为栅绝缘介质层（4），在栅绝缘介质层（4）靠近源极一侧的上方形成半栅极（5），在栅绝缘介质层（4）及半栅极（5）的上方以及器件隔离部分沉积有层间隔离绝缘介质（8），金属源极（1）上方为源电极金属导线（6），重掺杂漏极（3）上方为漏电极金属导线（7）。

【技术特征摘要】
1.一种半栅极控制源极肖特基势垒型隧穿场效应晶体管，其特征在于:包括SOI晶圆的硅衬底(10 )，SOI晶圆的硅衬底(10 )上方为SOI晶圆的绝缘层(9 )，SOI晶圆的绝缘层(9 )上方依次为金属源极(I)、本征硅(2)和重掺杂漏极(3);其中，金属源极(I)作为器件源电极与本征硅(2)的一端之间的接触部分形成源极肖特基势垒，本征硅(2)的另一端为重掺杂漏极(3 )，本征硅(2 )表面为栅绝缘介质层(4)，在栅绝缘介质层(4)靠近源极一侧的上方形成半栅极(5)，在栅绝缘介质层(4)及半栅极(5)的上方以及器件隔离部分...

【专利技术属性】
技术研发人员：靳晓诗，刘溪，揣荣岩，
申请(专利权)人：沈阳工业大学，
类型：新型
国别省市：辽宁;21