一种延时单元电路及地址信号变化检测电路制造技术

本发明专利技术公开了一种延时单元电路及地址信号变化检测电路，延时单元电路内的电容和锁存器之间增加电阻，使电容与电阻组成RC电路，由于RC电路中的电容充放电时间t=k*R*C，其电容的充放电时间与电源电压无关，即延时单元电路的延迟时间与电源电压无关，只是与延时单元电路中的RC电路的电阻阻值大小和电容值大小有关。因此本发明专利技术提供的延时单元电路不受电源电压的变化影响，只与电阻值和电容值有关，使得地址信号变化检测电路产生的脉冲信号稳定。

【技术实现步骤摘要】
一种延时单元电路及地址信号变化检测电路
本专利技术涉及存储器
，更具体地说，涉及一种延时单元电路及地址信号变化检测电路。
技术介绍
对于异步存储器来说，由于没有时钟信号，因此需要靠专门的电路来控制整个芯片的时序。ATD(AddressTransitionDetection，地址信号变化检测)电路通过感知地址信号和芯片使能信号的变化，并将这个变化信息转化成一个恰当的读操作脉冲信号，相当于一个虚拟时钟信号来控制整个芯片的读操作。如图1所示，为现有的地址信号变化检测电路中的一个延时单元电路的电路结构图。其中，P1、P2为PMOS管，C1、C2为电容，INV1、INV2和INV3为反相器，NAND为与非门，A为地址信号，A为地址信号A的反信号，A、A均为延时单元电路的输入信号。假设A的起始信号为低电位，此时P1导通P2截止。C1被充电至高电位，通过INV1后，C2为低电位。当A发生跳变时，即出现一个由低电位变高电位的脉冲，此时P1截止P2导通，C2被P2快速充电，而C1被INV1慢慢放电。因此，INV3的输出会随着A的变化而迅速变为高电位，直到C1放电至将NAND的输出拉高而变低。由此可知，电容充放电时间影响脉冲信号，而电容充放电时间即为延时单元电路的延迟时间。电容充放电时间可以用公式表示为：t＝k*C*V/I，其中，k为常数，V为电源电压，C为电容值，I为电流。延迟时间随着电源电压的变化而变化，不是一个确定值，进而影响地址信号变化检测电路产生的脉冲信号的稳定性。
技术实现思路
有鉴于此，本专利技术提供一种延时单元电路及地址信号变化检测电路，该地址信号变化检测电路产生的脉冲信号稳定，不受电源电压的影响。为实现上述目的，本专利技术提供如下技术方案：一种延时单元电路，包括：第一开关管、第二开关管、第一电阻、第二电阻、第一电容、第二电容、锁存器和信号整形电路；所述第一开关管用于根据输入的地址信号的变化控制所述第一电容充放电，所述第二开关管用于根据所述地址信号的反信号的变化控制所述第二电容充放电；所述第一电容的第一端连接接地端，所述第一电容的第二端同时连接所述第一电阻的第一端、所述第一开关管的漏极和所述信号整形电路的第一输入端，所述第一电阻的第二端连接所述锁存器的第一端；所述第二电容的第一端连接接地端，所述第二电容的第二端同时连接所述第二电阻第一端、所述第二开关管的漏极和所述信号整形电路的第二输入端，所述第二电阻的第二端连接所述锁存器的第二端，所述信号整形电路的输出端为所述延时单元电路的输出端。优选的，所述第一开关管为第一PMOS管，所述第二开关管为第二PMOS管；其中，所述第一PMOS管的源极连接电源，所述第一PMOS管的栅极输入所述地址信号，所述第一PMOS管的漏极连接所述第一电容的第二端；所述第二PMOS管的源极连接电源，所述第二PMOS管的栅极输入所述地址信号的反信号，所述第二PMOS管的漏极连接所述第二电容的第二端。优选的，所述第一开关管为第一NMOS管，所述第二开关管为第二NMOS管；其中，所述第一NMOS管的源极连接接地端，所述第一NMOS管的栅极输入所述地址信号，所述第一NMOS管的漏极连接所述第一电容的第二端；所述第二NMOS管的源极连接接地端，所述第二NMOS管的栅极输入所述地址信号的反信号，所述第二NMOS管的漏极连接所述第二电容的第二端。优选的，所述锁存器包括第一反相器和第二反相器；其中，所述第一反相器的输出端连接所述第二反相器的输入端作为所述锁存器的第一端；所述第一反相器的输入端连接所述第二反相器的输出端作为所述锁存器的第二端。优选的，所述信号整形电路包括：第三反相器、第四反相器和与门；其中，所述第三反相器的输入端同时连接所述第一开关管的漏极、所述第一电容的第二端和所述第一电阻的第一端，所述第三反相器的输出端连接所述与门的第一输入端；所述第四反相器的输入端同时连接所述第二开关管的漏极、所述第二电容的第二端和所述第二电阻的第一端，所述第四反相器的输入端连接所述与门的第二输入端，所述与门的输出端为所述延时单元电路的输出端。优选的，所述信号整形电路包括：与非门和第五反相器；其中，所述与非门的第一输入端同时连接所述第一开关管的漏极、所述第一电容的第二端和所述第一电阻的第一端，所述与非门的第二输入端同时连接所述第二开关管的漏极、所述第二电容的第二端和所述第二电阻的第一端，所述与非门的输出端连接所述第五反相器的输入端，所述第五反相器的输出端为所述延时单元电路的输出端。一种地址信号变化检测电路，包括至少一个延时单元电路和或逻辑组合电路；所述延时单元电路为上述的延时单元电路，所述延时单元电路的输出端连接所述或逻辑组合电路的输入端。与现有技术相比，本专利技术所提供的技术方案具有以下优点：本专利技术所提供的延时单元电路及地址信号变化检测电路，延时单元电路内的电容和锁存器之间增加电阻，使电容与电阻组成RC电路，由于RC电路中的电容充放电时间t＝k*R*C，其电容的充放电时间与电源电压无关，即延时单元电路的延迟时间与电源电压无关，只是与延时单元电路中的RC电路的电阻阻值大小和电容值大小有关。因此本专利技术提供的延时单元电路不受电源电压的变化影响，只与电阻值和电容值有关，使得地址信号变化检测电路产生的脉冲信号稳定。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有的一种延时单元电路的结构图；图2为本申请实施例提供的一种延时单元电路的结构图；图3a本申请实施例提供的一种具体的延时单元电路的结构图；图3b为图3a提供的延时单元电路的原理图；图4a为本申请实施例提供的另一种具体的延时单元电路的结构图；图4b为图4a提供的延时单元电路的原理图；图5为地址信号变化检测电路的结构示意图。具体实施方式正如
技术介绍
所述，现有的地址信号变化检测电路的脉冲信号受到延时单元电路的控制，脉冲信号不稳定。专利技术人研究发现，造成这种缺陷的主要原因之一是延时单元电路的延迟时间受到电源电压变化的影响，不是一个确定的值，所以脉冲信号随着电源电压的变化而不稳定。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。本实施例提供了一种延时单元电路，如图2所示，为本实施例提供的一种延时单元电路的电路图，包括第一开关管1、第二开关管2、第一电阻3、第二电阻4、第一电容5、第二电容6、锁存器7和信号整形电路8。所述第一开关管1用于根据输入的地址信号A的变化控制所述第一电容5充放电，所述第二开关管2用于根据所述地址信号的反信号A的变化控制所述第二电容6充放电。所述第一电容5的第本文档来自技高网...

【技术保护点】
一种延时单元电路，其特征在于，包括：第一开关管、第二开关管、第一电阻、第二电阻、第一电容、第二电容、锁存器和信号整形电路;所述第一开关管用于根据输入的地址信号的变化控制所述第一电容充放电，所述第二开关管用于根据所述地址信号的反信号的变化控制所述第二电容充放电；所述第一电容的第一端连接接地端，所述第一电容的第二端同时连接所述第一电阻的第一端、所述第一开关管的漏极和所述信号整形电路的第一输入端，所述第一电阻的第二端连接所述锁存器的第一端；所述第二电容的第一端连接接地端，所述第二电容的第二端同时连接所述第二电阻第一端、所述第二开关管的漏极和所述信号整形电路的第二输入端，所述第二电阻的第二端连接所述锁存器的第二端，所述信号整形电路的输出端为所述延时单元电路的输出端。

【技术特征摘要】
1.一种延时单元电路，其特征在于，包括：第一开关管、第二开关管、第一电阻、第二电阻、第一电容、第二电容、锁存器和信号整形电路；所述第一开关管用于根据输入的地址信号的变化控制所述第一电容充放电，所述第二开关管用于根据所述地址信号的反信号的变化控制所述第二电容充放电；所述第一电容的第一端连接接地端，所述第一电容的第二端同时连接所述第一电阻的第一端、所述第一开关管的漏极和所述信号整形电路的第一输入端，所述第一电阻的第二端连接所述锁存器的第一端；所述第二电容的第一端连接接地端，所述第二电容的第二端同时连接所述第二电阻第一端、所述第二开关管的漏极和所述信号整形电路的第二输入端，所述第二电阻的第二端连接所述锁存器的第二端，所述信号整形电路的输出端为所述延时单元电路的输出端。2.根据权利要求1所述的延时单元电路，其特征在于，所述第一开关管为第一PMOS管，所述第二开关管为第二PMOS管；其中，所述第一PMOS管的源极连接电源，所述第一PMOS管的栅极输入所述地址信号，所述第一PMOS管的漏极连接所述第一电容的第二端；所述第二PMOS管的源极连接电源，所述第二PMOS管的栅极输入所述地址信号的反信号，所述第二PMOS管的漏极连接所述第二电容的第二端。3.根据权利要求1所述的延时单元电路，其特征在于，所述第一开关管为第一NMOS管，所述第二开关管为第二NMOS管；其中，所述第一NMOS管的源极连接接地端，所述第一NMOS管的栅极输入所述地址信号，所述第一NMOS管的漏极连接所述第一电容的第二端；所述第二NMOS管的源极连接接地端，所述第二NMO...

【专利技术属性】
技术研发人员：陈巍巍，陈岚，龙爽，杨诗洋，陈丽，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11