一种GPIO电压弹跳处理电路及数字电视终端制造技术

本发明专利技术涉及一种GPIO电压弹跳处理电路及数字电视终端，在GPIO口和外部设备之间设置开关电路和RC延时电路，通过开关电路导通时GPIO口连通外部设备，不导通时GPIO口与外部设备断开，RC延时电路用于延时导通开关电路，在系统复位后才将开关电路导通，从而使得GPIO口复用不会对外部设备造成影响，不会干扰外部设备的状态，有效避免GPIO口复用存在电压弹跳的问题。

【技术实现步骤摘要】

本专利技术涉及一种处理电路，尤其涉及一种GPIO电压弹跳处理电路及数字电视终端。
技术介绍
随着信息技术的发展，数字电视终端(例如电视机和机顶盒)的功能不断丰富，数字电视终端的主板也越来越复杂。越来越多的外部设备需要数字电视终端主控器CPU进行管理，CPU越来越多的GPIO口(GeneralPurposeInputOutput，通用输入/输出，简称GPIO)用于管理外部设备，GPIO口数量远远不能满足需求。但是受限于成本和封装尺寸，数字电视终端的CPU不可能做成大尺寸来增加GPIO口的数量满足上述的需求，因此GPIO口复用是解决这一问题的常见方法。其中，用于系统启动配置的GPIO口因只需要在开机上电时使用，系统复位后即可释放，故这类GPIO口能进行分时复用。但是，用于系统启动配置的GPIO口复用，在Boot阶段系统复位之前此类GPIO口的状态可能是不可控的，存在电压弹跳的问题。如果此GPIO口同时复用为其他外部设备的控制，那么这种不可控的状态随之造成外部设备状态的不可控，比如USB电源在boot阶段期望保持断电来保护系统启动时的电源完整性，因此状态不能出现不可控，这就会干扰外部设备的状态，对外部设备造成不利影响。
技术实现思路
有鉴于此，有必要针对上述数字电视终端中GPIO口复用存在电压弹跳的问题，提供一种GPIO电压弹跳处理电路及数字电视终端。本专利技术提供的一种GPIO电压弹跳处理电路，设置在GPIO口与外部设备之间，包括开关电路和RC延时电路；所述开关电路设置在GPIO口与外部设备之间，导通时GPIO口连通外部设备，不导通时GPIO口不连通外部设备，且初始处于不导通状态，所述RC延时电路用于延时导通所述开关电路，在系统复位后才将所述开关电路导通。在其中的一个实施方式中，所述RC延时电路包括第一电容和第一电阻；所述第一电容一端接地，另一端连接所述第一电阻一端和开关电路，所述第一电阻的另一端接电源。在其中的一个实施方式中，所述开关电路包括第二电阻、第一三极管、第三电阻、第二二极管和第四电阻；所述第二电阻的一端连接所述第一电容的另一端，另一端连接所述第一三极管的基极，所述第一三极管的发射极接地，集电极连接所述第三电阻一端，所述第三电阻另一端连接所述第二三极管的基极，所述第二三极管的发射极连接GPIO口，集电极连接外部设备，所述第四电阻一端连接所述第三电阻的另一端，另一端连接GPIO口。在其中的一个实施方式中，所述开关电路还包括第二电容；所述第二电容一端接地，另一端连接所述第二三极管的集电极。本专利技术提供的一种数字电视终端，包括GPIO口，还包括GPIO电压弹跳处理电路，所述GPIO电压弹跳处理电路设置在GPIO口与外部设备之间，包括开关电路和RC延时电路；所述开关电路设置在GPIO口与外部设备之间，导通时GPIO口连通外部设备，不导通时GPIO口不连通外部设备，且初始处于不导通状态，所述RC延时电路用于延时导通所述开关电路，在系统复位后才将所述开关电路导通。在其中的一个实施方式中，所述RC延时电路包括第一电容和第一电阻；所述第一电容一端接地，另一端连接所述第一电阻一端和开关电路，所述第一电阻的另一端接电源。在其中的一个实施方式中，所述开关电路包括第二电阻、第一三极管、第三电阻、第二二极管和第四电阻；所述第二电阻的一端连接所述第一电容的另一端，另一端连接所述第一三极管的基极，所述第一三极管的发射极接地，集电极连接所述第三电阻一端，所述第三电阻另一端连接所述第二三极管的基极，所述第二三极管的发射极连接GPIO口，集电极连接外部设备，所述第四电阻一端连接所述第三电阻的另一端，另一端连接GPIO口。在其中的一个实施方式中，所述开关电路还包括第二电容；所述第二电容一端接地，另一端连接所述第二三极管的集电极。本专利技术GPIO电压弹跳处理电路及数字电视终端，在GPIO口和外部设备之间设置开关电路和RC延时电路，通过开关电路导通时GPIO口连通外部设备，不导通时GPIO口与外部设备断开，RC延时电路用于延时导通开关电路，在系统复位后才将开关电路导通，从而使得GPIO口复用不会对外部设备造成影响，不会干扰外部设备的状态，有效避免GPIO口复用存在电压弹跳的问题。附图说明图1是一个实施例中的GPIO电压弹跳处理电路的结构图；图2是一个实施例中的GPIO电压弹跳处理电路的具体电路图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。图1是一个实施例中的GPIO电压弹跳处理电路的结构图，图2是一个实施例中的GPIO电压弹跳处理电路的具体电路图。结合图1和图2，该GPIO电压弹跳处理电路设置在GPIO口与外部设备之间，包括开关电路100和RC延时电路200。开关电路100设置在GPIO口与外部设备之间，导通时GPIO口连通外部设备，不导通时GPIO口不连通外部设备，且初始处于不导通状态。RC延时电路100用于延时导通开关电路100，在系统复位后才将开关电路100导通。这样，通过RC延时电路100的延时控制，在Boot阶段系统复位之前不导通开关电路100，使得GPIO口不与外部设备连通，在系统复位之后才将开关电路100导通，使GPIO口释放后再与外部设备连通进行复用，这样就使得GPIO口复用不会对外部设备造成影响，不会干扰外部设备的状态，有效避免GPIO口复用存在电压弹跳的问题。该实施例中，RC延时电路100包括第一电容C1和第一电阻R1，第一电容C1一端接地，另一端连接第一电阻R1一端和开关电路100。第一电阻R1的另一端接电源VCC。开关电路200包括第二电阻R2、第一三极管Q1、第三电阻R3、第二二极管Q2和第四电阻R4。第二电阻R2的一端连接第一电容C1的另一端，另一端连接第一三极管Q1的基极B。第一三极管Q1的发射极E接地，集电极C连接第三电阻R3一端，第三电阻R3另一端连接第二三极管Q2的基极B。第二三极管Q2的发射极E连接GPIO口，集电极C连接外部设备。第四电阻R4一端连接第三电阻R3的另一端，另一端连接GPIO口。进一步的，还包括进行滤波的第二电容C2，第二电容C2一端接地，另一端连接第二三极管Q2的集电极C。在GPIO口上电时，第一电容C1和第一电阻R1之间A点的电压随着时本文档来自技高网...

【技术保护点】
一种GPIO电压弹跳处理电路，设置在GPIO口与外部设备之间，其特征在于，包括开关电路和RC延时电路；所述开关电路设置在GPIO口与外部设备之间，导通时GPIO口连通外部设备，不导通时GPIO口不连通外部设备，且初始处于不导通状态，所述RC延时电路用于延时导通所述开关电路，在系统复位后才将所述开关电路导通。

【技术特征摘要】
1.一种GPIO电压弹跳处理电路，设置在GPIO口与外部设备之间，其特
征在于，包括开关电路和RC延时电路；所述开关电路设置在GPIO口与外部
设备之间，导通时GPIO口连通外部设备，不导通时GPIO口不连通外部设备，
且初始处于不导通状态，所述RC延时电路用于延时导通所述开关电路，在系
统复位后才将所述开关电路导通。
2.根据权利要求1所述的GPIO电压弹跳处理电路，其特征在于，所述
RC延时电路包括第一电容和第一电阻；所述第一电容一端接地，另一端连接
所述第一电阻一端和开关电路，所述第一电阻的另一端接电源。
3.根据权利要求2所述的GPIO电压弹跳处理电路，其特征在于，所述开
关电路包括第二电阻、第一三极管、第三电阻、第二二极管和第四电阻；所述
第二电阻的一端连接所述第一电容的另一端，另一端连接所述第一三极管的基
极，所述第一三极管的发射极接地，集电极连接所述第三电阻一端，所述第三
电阻另一端连接所述第二三极管的基极，所述第二三极管的发射极连接GPIO
口，集电极连接外部设备，所述第四电阻一端连接所述第三电阻的另一端，另
一端连接GPIO口。
4.根据权利要求3所述的GPIO电压弹跳处理电路，其特征在于，所述开
关电路还包括第二电容；所述第二电容一端接地，另一端连接所述第二三极管
的集电极。
5.一种数字电视终端...

【专利技术属性】
技术研发人员：廖泽雄，
申请(专利权)人：深圳市九洲电器有限公司，
类型：发明
国别省市：广东;44