用于具有晶体管片段的集成电路的系统和方法技术方案

本发明专利技术涉及用于具有晶体管片段的集成电路的系统和方法。根据实施例，一种集成电路具有由设置在阱区中的多个第一晶体管片段制成的第一晶体管、和由至少一个第二晶体管片段制成的第二晶体管。多个第一晶体管片段和至少一个第二晶体管片段的漏区耦合到公共输出节点。至少一个第二晶体管片段设置在阱区中以便施加到公共输出节点的静电放电脉冲均匀地触发寄生双极器件，寄生双极器件耦合到多个第一晶体管片段的每个漏区以及至少一个第二晶体管片段的漏区。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及。根据实施例，一种集成电路具有由设置在阱区中的多个第一晶体管片段制成的第一晶体管、和由至少一个第二晶体管片段制成的第二晶体管。多个第一晶体管片段和至少一个第二晶体管片段的漏区耦合到公共输出节点。至少一个第二晶体管片段设置在阱区中以便施加到公共输出节点的静电放电脉冲均匀地触发寄生双极器件，寄生双极器件耦合到多个第一晶体管片段的每个漏区以及至少一个第二晶体管片段的漏区。【专利说明】
本专利技术一般地涉及半导体电路和方法，并且更具体地涉及。
技术介绍
可变强度输出驱动器被用于各种电子器件中。例如，在一些存储器系统中，具有可调驱动强度的驱动器可以用于匹配被驱动的地址线的电容，或者用于调节驱动信号的响应时间。集成电路(1C)还可以包含可变强度输出驱动器以在它们的目标应用中提供更大的灵活性。例如，单个通用1C可以利用可变强度输出驱动器以允许其用在具有低寄生负载的电路板上或用在需要高驱动强度的系统中。通过调节具体输出驱动器的驱动强度以匹配目标应用的需要，可以优化功率消耗并且可以减少由非必要的快速边缘转变引起的RF发射。可以使用根据期望的驱动强度被选择地激活的并联输出驱动器来实施可变强度输出驱动器。这些并联输出驱动器对于每个并联输出驱动级可以具有不同的驱动强度、不同的栅长和不同的栅宽。在许多情况中，这些可变强度输出驱动器被包括在设置于集成电路的外围附近的输入/输出(I/o)单元中。这样的可变强度输出驱动器造成了关于对静电放电(ESD)的灵敏度的一些困难。倘若在耦合到可变强度驱动器的输出的I/o管脚处发生ESD脉冲，那么所选择的并联输出器件元件可以传导高ESD电流，而未选择的元件可以维持高阻抗，由此仅引起并联输出器件的子集来处理大ESD电流。处理这个问题已经用的一种方式是通过将ESD保护器件附加到耦合到可变强度驱动器的输出的I/O管脚。
技术实现思路
根据实施例，集成电路具有由设置在阱区中的多个第一晶体管片段制成的第一晶体管和由至少一个第二晶体管片段制成的第二晶体管。多个第一晶体管片段和至少一个第二晶体管片段的漏区耦合到公共输出节点。至少一个第二晶体管片段设置在阱区中以便施加到公共输出节点的静电放电脉冲均匀地触发寄生双极器件，寄生双极器件耦合到多个第一晶体管片段的每个漏区以及至少一个第二晶体管片段的漏区。下面在附图和描述中阐述本专利技术的一个或多个实施例的细节。从描述和附图中以及从权利要求中本专利技术的其它特征、目的和优点将是显而易见的。【专利附图】【附图说明】为了更完全地理解本专利技术及其优点，现在参考后面的连同附图做出的描述，其中:图la图示可调强度输出驱动器的原理图；图lb-d图示可调强度输出驱动器的现有技术实施方式；图2a_d图示可调强度输出驱动器的实施例实施方式；图3a_c图示可调强度输出驱动器的实施例布局图；图4a_b图示根据进一步实施例的可调强度输出驱动器；以及图5图示实施例方法。在不同的图中对应的数字和符号一般指代对应的部分，除非另外指示。图被绘制得清楚地图示优选实施例的相关方面并且不一定按比例绘制。为更清楚地图示某些实施例，指示相同结构、材料、或工艺步骤的变化的字母可以跟随图号。【具体实施方式】下面详细讨论目前优选实施例的制作和使用。然而，应当理解的是，本专利技术提供能体现在广泛的各种特定背景中的许多可应用的专利技术构思。所讨论的特定的实施例仅说明制作和使用本专利技术的特定的方式，并且不限制本专利技术的范围。将关于在特定背景中的实施例(即可调强度输出驱动器)来描述本专利技术。本专利技术的实施例不限于可调强度输出驱动器，并且还可以应用到其它类型的电路，例如易受静电放电(ESD )事件影响的接口电路。图la图示根据本专利技术实施例的可调输出驱动器100。在描绘的实施例中，驱动器100具有3个并联驱动级101、103和105。每个级具有NM0S器件和PM0S器件。例如，级101具有PM0S器件104和NM0S器件106 ;级103具有PM0S器件108和NM0S器件110 ;以及级105具有PM0S器件112和NM0S器件114。每个级的输出耦合到输出信号Dout，输出信号Dout耦合到输出焊盘176。在实施例中，依赖于应用和其特定的规格，在级101、103和105中的NM0S和PM0S器件可以具有不同的栅长和不同的栅宽。在一些实施例中，每个级101、103和105中的PM0S和NM0S器件用分离的栅驱动信号驱动以便可以激活或去激活每个级。例如，栅驱动控制电路102为在级101中的NM0S器件106和PM0S器件104生成控制信号GN0和GP0 ;为在级103中的NM0S器件110和PM0S器件108生成控制信号GN1和GP1 ；以及为在级105中的NM0S器件112和PM0S器件114生成控制信号GN2和GP2。在实施例中，可以使用逻辑门170、171、172、173、174和175基于栅驱动输入信号Din和选择信号s0、si和s2来生成这些栅驱动信号。例如，当选择信号s0是活动的，级101是活动的；当选择信号si是活动的，级103是活动的；以及当选择信号s2是活动的，级105是活动的。应当理解的是，输出驱动器100仅是许多不同可调强度输出驱动器配置的一个示例。例如，在本专利技术的替代实施例中，输出驱动器100可以具有更多或更少的并联输出级，并且可以使用与图la中示出的结构逻辑上等价的或执行不同逻辑功能的不同逻辑结构来实施控制电路102。图lb图示常规可调输出驱动器的等价电路120。等价电路120具有:第一输出驱动器，具有PM0S晶体管104和NM0S晶体管106 ；以及第二输出驱动器，具有PM0S晶体管108和NM0S晶体管110。方框182代表其中设置PM0S器件104和108的η讲，并且方框180代表其中设置NM0S器件106和110的ρ阱。这些M0S器件的每个具有对应的寄生双极器件，该寄生双极器件具有由该器件设置在其中的具体的阱制成的基极以及由对应的M0S器件的源/漏触点制成的集电极和发射极。如示出的那样，PM0S器件104耦合到寄生双极器件122，PM0S器件108耦合到寄生双极器件124，NM0S器件106耦合到寄生双极器件126以及NM0S器件110耦合到寄生器件128。在节点Dout处发生ESD事件的情况中，可以依赖于栅驱动信号GN0、GP0以及GN1和GP1的状态来激活寄生双极器件122、124、126和128中的一个或多个。例如，如果信号GN0是活动的并且GN1不是活动的，则在节点Dout处的ESD事件可以打开耦合到NM0S器件106的寄生双极器件126，但不打开耦合到NM0S器件110的寄生双极器件128。照此，在可以引起器件失效的ESD事件期间，额外的应力可以强加在NM0S器件106上。在一些情况中，具有较小栅长的器件可以首先触发，而具有较长栅长的器件根本不触发。这样的不均匀的传导引起器件在ESD应力下的高接通电阻，并且在电流被驱动通过具有不同栅长的所有M0S器件之前可以导致器件的热损坏。这可以进一步影响钳位能力和在ESD下通过器件的最大电流。图lc图示NM0S器件106和110的常规布局140。如示出的那样，在ρ阱144中，NM0S器件106被分成两个宽子器件106a和106b并且N本文档来自技高网...

【技术保护点】
一种集成电路，包括：第一晶体管，包括设置在阱区中的多个第一晶体管片段，每个第一晶体管片段包括耦合到电源节点的第一源区、耦合到公共输出节点的第一漏区、和耦合到第一输入节点的第一栅区；和第二晶体管，包括至少一个第二晶体管片段，所述至少一个第二晶体管片段包括耦合到电源节点的第二源区、耦合到公共输出节点的第二漏区、和耦合到不同于第一输入节点的第二输入节点的第二栅区，所述至少一个第二晶体管片段设置在阱区中使得施加到公共输出节点的静电放电脉冲均匀地触发寄生双极器件，所述寄生双极器件耦合到多个第一晶体管片段的每个第一漏区和所述至少一个第二晶体管片段的第二漏区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：K多曼斯基，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE