一种阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可减少构图工艺次数，节约成本。该方法包括：在衬底基板上通过一次构图工艺形成包括像素电极的图案层、栅电极、栅线的图案层；在形成有包括栅电极、栅线的图案层的基板上，最多通过两次构图工艺形成栅绝缘层、至少包括金属氧化物半导体有源层的图案层、以及至少包括刻蚀阻挡层的图案层；其中，在像素电极上方形成露出像素电极的第一过孔；在形成有刻蚀阻挡层的基板上，通过一次构图工艺形成包括源电极、漏电极和数据线的图案层；其中，源电极和漏电极均与金属氧化物半导体有源层接触，漏电极与像素电极通过第一过孔电连接。用于制备阵列基板、显示装置等。

【技术实现步骤摘要】
【专利摘要】本专利技术实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示
，可减少构图工艺次数，节约成本。该方法包括：在衬底基板上通过一次构图工艺形成包括像素电极的图案层、栅电极、栅线的图案层；在形成有包括栅电极、栅线的图案层的基板上，最多通过两次构图工艺形成栅绝缘层、至少包括金属氧化物半导体有源层的图案层、以及至少包括刻蚀阻挡层的图案层；其中，在像素电极上方形成露出像素电极的第一过孔；在形成有刻蚀阻挡层的基板上，通过一次构图工艺形成包括源电极、漏电极和数据线的图案层；其中，源电极和漏电极均与金属氧化物半导体有源层接触，漏电极与像素电极通过第一过孔电连接。用于制备阵列基板、显示装置等。【专利说明】一种阵列基板及其制备方法、显示装置
本专利技术涉及显示
，尤其涉及一种阵列基板及其制备方法、显示装置。
技术介绍
根据薄膜晶体管(Thin Film Transistor,简称TFT)结构中的有源层所采用的不同材料，可将TFT分为:非晶硅TFT、多晶硅TFT、单晶硅TFT以及金属氧化物半导体TFT ;其中，金属氧化物半导体TFT具有较高的载流子迁移率，能够更好地满足超大尺寸的液晶显示器的驱动要求，并且，金属氧化物半导体TFT还具有组分均一、成本较低、透明率较高等特点，因此备受研发人员的关注。现有技术中，在刻蚀形成金属氧化物半导体有源层之上的源电极和漏电极的金属层时，金属氧化物半导体有源层往往会被源电极和漏电极的金属层的刻蚀液腐蚀，导致金属氧化物半导体TFT的成品率下降；因此，需要在金属氧化物半导体有源层之上形成刻蚀阻挡层，用来阻挡源电极和漏电极的刻蚀液对金属氧化物半导体有源层的腐蚀。目前，制备具有刻蚀阻挡层的金属氧化物半导体TFT的阵列基板一般至少需要采用六次构图工艺，具体包括形成包括栅极的图案层、形成栅绝缘层、形成金属氧化物半导体有源层、形成刻蚀阻挡层、形成包括源电极、漏电极的图案层、形成像素电极的工艺过程。而每一次构图工艺均包括成膜、曝光、显影、刻蚀和剥离等工艺；显然，构图工艺的次数越多，TFT阵列基板的制作成本就越高，相应地，会导致制备TFT阵列基板的工艺难度的增加，从而可能引起TFT阵列基板性能的不稳定，即导致TFT阵列基板的良品率越低。因此，如何减少金属氧化物半导体TFT阵列基板的制备过程中所采用的构图工艺次数，是本领域技术人员亟需解决的重要技术问题。
技术实现思路
本专利技术的实施例提供一种阵列基板及其制备方法、显示装置，可减少包括刻蚀阻挡层的金属氧化物半导体TFT阵列基板的制备过程中使用的构图工艺次数，简化了所述阵列基板的制备工艺，提高了生产效率。为达到上述目的，本专利技术的实施例采用如下技术方案:—方面，本专利技术实施例提供了一种阵列基板的制备方法，所述制备方法包括:在衬底基板上通过一次构图工艺形成包括像素电极的图案层、以及包括栅电极、栅线的图案层；在形成有所述包括栅电极、栅线的图案层的基板上，最多通过两次构图工艺形成栅绝缘层、至少包括金属氧化物半导体有源层的图案层、以及至少包括刻蚀阻挡层的图案层；其中，在所述像素电极上方形成露出所述像素电极的第一过孔；在形成有所述刻蚀阻挡层的基板上，通过一次构图工艺形成包括源电极、漏电极和数据线的图案层；其中，所述源电极和所述漏电极均与所述金属氧化物半导体有源层接触，所述漏电极与所述像素电极通过所述第一过孔电连接。另一方面，本专利技术实施例还提供了一种采用上述方法制备的阵列基板，所述阵列基板包括:包括栅电极、栅线的图案层，栅绝缘层，金属氧化物半导体有源层，像素电极，以及包括源电极、漏电极和数据线的图案层；所述阵列基板还包括:设置于所述包括栅电极、栅线的图案层下方的透明导电图案层，所述透明导电图案与所述像素电极同层；设置于所述金属氧化物半导体有源层上方的刻蚀阻挡层；其中，所述源电极和漏电极位于所述刻蚀阻挡层上方，且所述漏极通过位于所述像素电极上方的第一过孔与所述像素电极电连接。再一方面，本专利技术实施例还提供了一种显示装置，所述显示装置包括上述任一项所述的阵列基板。本专利技术的实施例提供了一种阵列基板及其制备方法、显示装置，通过三次构图工艺、或最多通过四次构图工艺，即可形成所述阵列基板，与采用六次构图工艺的现有技术相t匕，本专利技术实施例提供的一种阵列基板的制备方法明显简化了所述阵列基板制备过程中的构图工艺的次数，提高了所述阵列基板的生产效率，降低了所述阵列基板的生产成本。【专利附图】【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种制备阵列基板的制备流程示意图；图2为本专利技术实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图一；图3为本专利技术实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图二；图4为本专利技术实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图三；图5为本专利技术实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图四；图6为本专利技术实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图五；图7为本专利技术实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图一；图8为本专利技术实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图二 ；图9为本专利技术实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图三；图10为本专利技术实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图四；图11为本专利技术实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图五；图12为本专利技术实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图六；图13为本专利技术实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图七；图14为本专利技术实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图一；图15为本专利技术实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图二 ；图16为本专利技术实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图三；图17为本专利技术实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图四；图18为本专利技术实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图五；图19为本专利技术实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层本文档来自技高网...

【技术保护点】
一种阵列基板的制备方法，其特征在于，包括：在衬底基板上通过一次构图工艺形成包括像素电极的图案层、以及包括栅电极、栅线的图案层；在形成有所述包括栅电极、栅线的图案层的基板上，最多通过两次构图工艺形成栅绝缘层、至少包括金属氧化物半导体有源层的图案层、以及至少包括刻蚀阻挡层的图案层；其中，在所述像素电极上方形成露出所述像素电极的第一过孔；在形成有所述刻蚀阻挡层的基板上，通过一次构图工艺形成包括源电极、漏电极和数据线的图案层；其中，所述源电极和所述漏电极均与所述金属氧化物半导体有源层接触，所述漏电极与所述像素电极通过所述第一过孔电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘翔，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：