多层式印刷电路板制造技术

本发明专利技术提供一种能够改善阻抗特性的多层式印刷电路板，其具有多个层并且包括：芯片，其安装于所述印刷电路板的顶层上；并且还至少包括连接至电源的导体及接地的导体，以作为印刷于各个所述层上的导体，其中，在所述顶层上的所述芯片的下部区域上设置有电源平面，所述电源平面是连接至所述电源的所述导体且未被图案化。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种能够改善阻抗特性的多层式印刷电路板，其具有多个层并且包括：芯片，其安装于所述印刷电路板的顶层上；并且还至少包括连接至电源的导体及接地的导体，以作为印刷于各个所述层上的导体，其中，在所述顶层上的所述芯片的下部区域上设置有电源平面，所述电源平面是连接至所述电源的所述导体且未被图案化。【专利说明】多层式印刷电路板
本专利技术涉及一种多层式印刷电路板，且更具体地涉及一种能够改善阻抗特性的多层式印刷电路。
技术介绍
近来，与例如双倍数据速率(Double Data Rate ;DDR)、DDR2、mDDR及DDR3等标准兼容并且能够以高速读取/写入数据的存储器被安装在越来越多的电子装置上。此种存储器被布置于电子装置中的具有多个层的多层式印刷电路板上。多层式印刷电路板包括像威化饼一样堆叠的绝缘体与图案，其中，各组件以较高的密度安装，并且随着电路连接变得更复杂，为了容纳那些可能无法仅在电路板的两个面上被充分容纳的电路布线而增加层数。在四层式印刷电路板的情形中，两个内层常常用作电源层及接地层，且信号线常常设置于两个表面层(外层)上，从而可对信号的阻抗进行控制。多层式印刷电路板设置有例如电源层及接地层等层，所述电源层上设置有电源图案(即连接至电源的图案)，所述接地层上设置有接地图案(即接地的图案)。在四层式印刷电路板中，例如一个电源层及一个或两个接地层被设置成多层式印刷电路板的内层。具体而言，当作为印刷电路板的四层式通孔板(through-hole board)或积层板(build-up board)中设置有一个电源层及两个接地层时，设置于印刷电路板的表面上的LI层以及邻近且位于LI层下方的L2层是接地层。邻近且位于L2层下方的L3层是电源层，而邻近且位于L3层下方的L4层是焊球层。近来，多层式印刷电路板中形成有一个以上电源平面，且位于多层式印刷电路板的内层上的电源平面及接地平面常常被隔开。此外，提出一种通过在最佳位置处设置电感图案来减少辐射噪声的发生的技术(例如参见专利文献I JP9-326451A)。然而，对于多层式印刷电路板而言，难以防止阻抗增大。当多层式印刷电路板用于DDR2存储器等时，印刷电路板中阻抗的增大是使同步开关输出噪声(simultaneousswitching output noise ;SS0)抖动(由同步开关噪声引起的抖动)、时钟抖动、电源与地面之间的噪声等等恶化的因素。此外，随着数据传送速率变高，抑制信号抖动以使多层式印刷电路板与例如DDR等标准兼容变得日益困难，因此需要改善多层式印刷电路板的阻抗特性。对于相关技术的多层式印刷电路板，在四层式基板封装的情形中，LI层的电源焊盘附近具有作为GND平面(实心)的布线，且仅一个内层用于电源，此使得难以改善阻抗特性。此外，由于焊盘被布置成使得至GND的引线接合(wire bonding)优先于至电源的引线接合而变得最短，因此尤其难以改善电源的阻抗特性。
技术实现思路
本专利技术是考虑到上述情况而公开的，并能够改善多层式印刷电路板的阻抗特性。本专利技术的一方面是提供一种多层式印刷电路板，其具有多个层并且包括:芯片，其安装于所述印刷电路板的顶层上；并且还至少包括连接至电源的导体及接地的导体，以作为印刷于各个所述层上的导体，其中，在所述顶层上的所述芯片的下部区域上设置有电源平面，所述电源平面是连接至所述电源的所述导体且未被图案化。在设置于所述顶层上并且引线接合至所述芯片上的焊盘的二级焊盘中，与连接至所述电源的焊盘进行引线接合的第一二级焊盘被设置成比与接地焊盘进行引线接合的第二二级焊盘更靠近所述芯片的边缘。所述多层式印刷电路板的与所述顶层相对的底层上设置有多个焊球，并且当利用二维坐标来表达在具有相同的矩形形状的所述多层式印刷电路板的所述各个层的正面上的位置时，所述位置与所述顶层上的所述第一二级焊盘的位置相对应，所述底层上的所述焊球被设置于与所述第一二级焊盘在所述顶层上所设置的位置基本上相同的坐标位置处。在设置于所述顶层上并且引线接合至所述芯片上的焊盘的二级焊盘中，与连接至相等电压的电源的焊盘进行引线接合的多个二级焊盘被设置成相互靠近，以作为一组二级焊盘，并且所述一组二级焊盘通过一个过孔而连接至另一层。在所述顶层上所安装的所述芯片上，连接至所述电源的焊盘被设置于所述芯片的最外侧部处且平行于所述芯片的边缘。设置于所述芯片的所述最外侧部处的所述焊盘包括接地的焊盘，且所述接地的焊盘的两侧的相邻焊盘是连接至所述电源的焊盘。根据本专利技术的一方面，一种具有多个层的印刷电路板在其顶层上安装有芯片，至少包括连接至电源的导体及接地的导体以作为被印刷于各个层上的导体，且在所述顶层上的所述芯片的下部区域上设置有电源平面，所述电源平面是连接至所述电源的所述导体且未被图案化。根据本专利技术的一方面，可改善多层式印刷电路板的阻抗特性。【专利附图】【附图说明】图1是用于解释应用本专利技术的封装基板的示例性结构的示意图；图2是图示相关技术的多层式印刷电路板的LI层的布线图案示例的视图；图3是图示本专利技术的多层式印刷电路板的LI层的布线图案示例的视图；图4是图3所示芯片下部区域的右上部分的放大图；图5是图示本专利技术的多层式印刷电路板的L2层的布线图案示例的视图；图6是图示本专利技术的多层式印刷电路板的L3层的布线图案示例的视图；图7是图示本专利技术的多层式印刷电路板的L4层的布线图案示例的视图；图8是图示本专利技术的多层式印刷电路板中芯片上的焊盘及LI层上的二级焊盘的示例性设置的示意图；图9是图示本专利技术的多层式印刷电路板中芯片上的焊盘及LI层上的二级焊盘的另一示例性设置的示意图；图10是用于解释焊球在L4层的背面上的设置的图；图11是图示本专利技术的封装基板中DDR电源与GND各自的电感值及电容值的表；图12是图示本专利技术的封装基板的回路阻抗的测量结果的曲线图；图13是用作DDR存储器的LSI的封装基板的电路图；以及图14A及图14B是图示利用图13所示电路而获得的DDR输入端的眼图(eyepattern)的曲线图。【具体实施方式】以下将参照附图阐述本文所公开的本专利技术的实施例。图1是用于解释应用本专利技术的封装基板的示例性结构的剖视图。图1所示的封装基板10例如用于DDR (双倍数据速率)2、mDDR或DDR3存储器。图1所示的封装基板10包括:中介结构(interposer) 21，其为多层式印刷电路板；芯片22，其安装于中介结构21上；以及树脂32，其填充于芯片22周围。芯片22的正面(图中的上表面)上设置有多个焊盘,且中介结构21的正面(图中的上表面)上也设置有多个焊盘(称为二级焊盘)。芯片22上的焊盘与中介结构21上的二级焊盘利用引线接合而连接。在图1所示的示例中，芯片22上的焊盘与中介结构21上的二级焊盘由引线31连接。尽管图1的示例中仅例示出两条引线31，然而实际上存在大量的引线。此外，中介结构21在其背面(图中的下表面)上具有多个焊球41。例如，封装基板10经由焊球41而电连接至设置于封装基板10下方的母板等。如上所述，中介结构21是多层式印刷电路板。具体而言，中介结构21包括多个层，例如从顶部开始依次包括LI层、L2层、L3层及L4层四个层。LI?L4层中的每一层上均印刷有特定的本文档来自技高网...

【技术保护点】
一种多层式印刷电路板，其具有多个层并且包括：芯片，其安装于所述印刷电路板的顶层上；并且还至少包括连接至电源的导体及接地的导体，以作为印刷于各个所述层上的导体，其中在所述顶层上的所述芯片的下部区域上设置有电源平面，所述电源平面是连接至所述电源的所述导体且未被图案化。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：水野聪，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP