多速率误码测试仪制造技术

本实用新型专利技术公开了多速率误码测试仪，主要由微处理器，以及分别与微处理器相连接的伪随机序列码发生器误码检测器、时钟发生器、看门狗电路、电源电路、液晶显示屏、键盘控制电路所组成。本实用新型专利技术设计合理，采用伪随机序列码发生器误码检测器结合时钟发生器对多种速率误码进行测试和误码检测，并记录误码数，再结合微处理器对误码数进行计算得到整个系统的误码率BER，具有系统集成简单化、廉价、方便、实用价值高的特性。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
多速率误码测试仪
本技术涉及信号发生以及误码检测领域，具体的说，是多速率误码测试仪。
技术介绍
在数字光纤通信系统中，经常测试或验证系统和器件的误码率指标，若要获得精确的测试结果，必须进行无限长时间的试验。根据统计置信度原理，只要验证数字系统或器件的误码率指标是否优于某一规定标准，即可在测量精度和测试时间之间进行折中处理，而且仍能保证测试结果的可信度。产生误码的主要原因是传输系统的噪声和脉冲抖动，误码性能用误比特率BER来衡量。但在实际测量中，常以长时间测量中误码数目与传送的总码元数之比来表示BER。BER=错误比特数/传输总的比特数由于这是一个统计过程，因此当被测比特数接近于无穷大时，被测BER才能接近实际BER。但是在大多数情况下，只需测试小于预定义阈值的BER即可。完成测试所需的比特数取决于所需的置信度和BER阈值。置信度是指系统的真实BER小于指定BER时的测试占全部测试的百分比。由于无法测量无穷位，也无法准确预测什么时候会出现误码，因此置信度永远不会达到100%。另外，IEEE802.3规定最坏情况的误码率是10E-10。在这种条件下，出现的误码不会降低网络的性能，因为所有的网络软硬件都按这个要求建立。因此，这个条件下出现的噪声将不足以改变接收端的比特值，不会造成误码。一般情况下，选择的误码率标准比IEEE标准高出100倍，并把10E-12误码率称为零误码率。零误码率意味着每10万亿位中产生的误码小于I个。在生产和测试中，只考虑零误码且置信度为标准的95%的情况，用比特数除以数据速率可确定测试所需时间。目前光通信网络及设备正朝着小型化、高速率、大容量的方向发展，对作为测量仪器的误码测试仪速率及功能的要求也越来越高。虽然国内外仪器仪表厂，如安捷伦(Agilent)、泰克(Tektronix)等推`出了各种高速误码测试仪,但是大多价格昂贵,可测试的速率单一，并且系统复杂。
技术实现思路
本技术的目的在于提供多速率误码测试仪，设计合理，采用伪随机序列码发生器误码检测器结合时钟发生器对多种速率误码进行测试和误码检测，并记录误码数，再结合微处理器对误码数进行计算得到整个系统的误码率BER，具有系统集成简单化、廉价、方便、实用价值高的特性。本技术通过下述技术方案实现:多速率误码测试仪，主要由微处理器，以及分别与微处理器相连接的伪随机序列码发生器误码检测器、时钟发生器、电源电路、液晶显示屏、键盘控制电路所组成。其工作原理和作用:电源电路提供一个微处理器正常工作的工作电压，使得微处理器正常工作，同时通过键盘控制电路输入一串让时钟发生器产生单一速率的指令至微处理器中，微处理器根据此指令控制时钟发生器以获得整个系统的单一的时钟速率，与此同时，微处理器根据码型要求控制伪随机码序列码生成器误码检测器内部的伪随机码序列码生成器电路部分产生相应的伪随机序列码，此伪随机序列码发往伪随机码序列码生成器误码检测器内部的误码检测器电路部分，并在其电路内部结合时钟发生器所产生的单一时钟速率进行比较并得出误码数并记录在伪随机码序列码生成器误码检测器内部的寄存器中，而后微处理器将寄存器中的误码数读出并进行计算得出整个系统的误码率BER，所有的数据记录都同步经微处理器发往液晶显示屏上进行显示，以备检测员可以看见。为更好的实现本技术，在工作时对电源进行检测和提供微处理器看门狗功能，设置了下述结构:还包括看门狗电路，所述的看门狗电路同微处理器连接。为更好的实现本技术，所述的伪随机序列码发生器误码检测器的主芯片采用内置适用于125M~4.25Gbps速率下的伪随机序列码发生器误码检测器的芯片VSC8228和内置适用于9.95^11.32Gbps速率下的伪随机序列码发生器误码检测器的芯片SI5040。其工作原理及作用:伪随机序列码发生器误码检测器在处于芯片VCS8228的工作模式下，利用上述电路各部分工作原理进行125Mbps、155.52Mbps,200Mbps,622.08Mbps、1.0625Gbps、l.25Gbps、2.125Gbps、2.488Gbps、2.5Gbps、4.25Gbps 速率下的伪随机序列码的产生以及误码检测和计数，并结合微处理器进行误码率BER的计算；伪随机序列码发生器误码检测器在处于芯片SI5040的工作模式下，利用上述电路各部分工作原理进行9.953Gbps、10.3125Gbps、10.5Gbps、10.7Gbps、ll.09Gbps 和 11.32Gbps 速率下的伪随机序列码的产生以及误码检测和计数，并结合微处理器进行误码率BER的计算。为更好的实现本技术，所述的时钟发生器优选采用芯片SI570。在使用时，采用芯片SI570的时钟发生器能够产生10MHZ~280MHZ的时钟速率。为更好的实现本技术，所述的微处理器优选采用型号为ADUC7020的微处理器。ADUC7020为完全集成的I MSPS、12位数据采集系统，在单芯片内集成高性能多通道ADCU6位/32位MCU和Flash/EE存储器。ADC具有多达12路单端输入。另外还可提供4路输入与4个DAC输出引脚复用。ADC可以在单端模式或差分输入模式下工作。ADC输入电压范围为O V至VREF。低漂移带隙基准电压源、温度传感器和电压比较器完善了 ADC的外设设置。这些器件通过一个片内振荡器和锁相环(PLL)产生41.78MHz的内部高频时钟信号。该时钟信号通过一个可编程时钟分频器进行中继，在其中产生MCU内核时钟工作速率。微控制器内核为ARM7TDMI，它是一个16位/32位RISC机器，峰值性能最高可达41 MIPS。片内集成有8 KB SRAM和62 KB非易失性Flash/EE存储器。ARM7TDMI内核将所有存储器和寄存器视为一个线性阵列。为便于上位机与微处理器之间进行对接并控制本技术，还设置了下述结构:在所述的微处理器上还设置有USB接口电路。本技术与现有技术相比，具有以下优点及有益效果:(I)本技术设计合理，采用伪随机序列码发生器误码检测器结合时钟发生器对多种速率误码进行测试和误码检测，并记录误码数，再结合微处理器对误码数进行计算得到整个系统的误码率BER，具有系统集成简单化、廉价、方便、实用价值高的特性。(2)本技术低速和高速伪随机序列码发生器误码检测器采用两块不同的芯片进行生成和处理，可以有效的避免数据间的串扰，以达到有效的对误码数进行计数并精确的对误码率进行计算。(3)本技术所用芯片和微处理器型号皆为现有成熟技术产品，在实际应用中能够达到高效稳定的工作，由于其集成化的特性，使得本技术工作效率以及误码率的准确性更高。(4)本技术所述的USB接口电路能够完成上位机与微处理器之间的对接以达到控制微处理器，进而控制本技术的目的。【附图说明】图1为本技术的原理框图。【具体实施方式】下面结合实施例对本技术作进一步地详细说明，但本技术的实施方式不限于此。实施例:多速率误码测试仪，如图1所示，主要由微处理器，以及分别与微处理器相连接的伪随机序列码发生器误码检测器、时钟发生器、看门狗电路、电源电路、液晶显示屏、键盘控制电路所组成。其工作原理和作用:电源电路提供一本文档来自技高网...

【技术保护点】
多速率误码测试仪，其特征在于：主要由微处理器，以及分别与微处理器相连接的伪随机序列码发生器误码检测器、时钟发生器、电源电路、液晶显示屏、键盘控制电路所组成；所述的伪随机序列码发生器误码检测器的主芯片采用内置适用于125M~4.25Gbps?速率下的伪随机序列码发生器误码检测器的芯片VSC8228和内置适用于9.95~11.32Gbps速率下的伪随机序列码发生器误码检测器的芯片SI5040；所述的时钟发生器采用芯片SI570；所述的微处理器采用型号为ADUC7020的微处理器。

【技术特征摘要】
1.多速率误码测试仪，其特征在于:主要由微处理器，以及分别与微处理器相连接的伪随机序列码发生器误码检测器、时钟发生器、电源电路、液晶显示屏、键盘控制电路所组成；所述的伪随机序列码发生器误码检测器的主芯片采用内置适用于125M~4.25Gbps速率下的伪随机序列码发生器误码检测器的芯片VSC8228和内置适用于9.95^11.32Gbps速率下...

【专利技术属性】
技术研发人员：潘冬，江月成，
申请(专利权)人：成都欧飞凌通讯技术有限公司，
类型：实用新型
国别省市：