【技术实现步骤摘要】
本专利技术涉及通信领域，尤其涉及一种对非整数倍并串映射引起多路复用器的高速端口数据延时的校准方法及装置。
技术介绍
100G标准协议中规定单板与模块的数据接口为10路，业界通用的100G码型是DP-QPSK (Polarization Multiplexed Quard Phase Shift Keying),对应的是 4 路高速数据，模块内部需要MUX(MultipleXer)芯片进行并串转换。但并串转换有可能是非整数倍关系。典型的非整数倍串并转换如图1所示，使用MUX芯片将并行10路信号并串合成为4路闻速彳目号，完成低速到闻速的并串转换。但10:4并串映射关系会引起闻速端口固有Skew,从奇比特开始映射和从偶比特开始映射，Data和Data[2，3]的数据会发生交换，并有50%概率产生IUI (A unit of time)的skew延时，如果MUX芯片的高速端口有mi的延时，100G DP-QPSK发端就会导致X，Y偏振引入了固定的IUI PMD色散，会降低系统的PMD容限。为保证系统的PMD容限，需要对10:4并串映射引起高速端口的SKEW进行校准，目前...
【技术保护点】
一种非整数倍并串映射的多路复用器数据延时的校准方法，其特征在于，包括：获取低速变量，所述低速变量为多路复用器接收校准用校验码流后，其输出侧根据所述校准用校验码流输出的低速变量；根据所述低速变量判断是否存在数据延时，若存在，对所述数据延时进行补偿完成数据延时的校准。
【技术特征摘要】
1.一种非整数倍并串映射的多路复用器数据延时的校准方法，其特征在于，包括: 获取低速变量，所述低速变量为多路复用器接收校准用校验码流后，其输出侧根据所述校准用校验码流输出的低速变量； 根据所述低速变量判断是否存在数据延时，若存在，对所述数据延时进行补偿完成数据延时的校准。2.如权利要求1所述的方法，其特征在于，所述多路复用器接收的校准用校验码流为: 帧处理芯片向所述多路复用器发送的校准用校验码流，所述帧处理芯片连接所述多路复用器的输入端口。3.如权利要求1或2所述的方法，其特征在于，所述多路复用器接收的校准用校验码流为:4.如权利要求1或2所述的方法，其特征在于，所述低速变量包括: 所述多路复用器输出的直流电压值；或者， 所述多路复用器输出侧连接的驱动器的低速变量；或者， 所述驱动器连接的光调制器的低速变量，所述驱动器连接所述多路复用器输出侧。5.如权利要求4所述的方法，其特征在于， 所述驱动器的低速变量为:驱动器的偏置点电压值，或驱动器的偏置电流值； 所述光调制器的低速变量为:光调制器的光电二极管的输出电流值或电压值。6.如权利要求5所述的方法，其特征在于， 若所述低速变量为所述驱动器的偏置点电压值或所述光电二极管的输出电压值或所述多路复用器输出的直流电压值，则根据所述低速变量判断是否存在数据延时具体包括:判断所述电压值与存在数据延时的同种电压值是否相匹配，若是则确定存在数据延时，若否则确定不存在数据延时； 若所述低速变量为所述驱动器的偏置点电流值或所述光电二极管的输出电流值，则根据所述低速变量判断是否存在数据延时具体包括:判断所述电流值与存在数据延时的同种电流值是否相匹配，若是则确定存在数据延时，若否则确定不存在数据延时。7.一种非整数倍并串映射的多路复用器数据延时的校准装置，其特征在于，包括: 获取...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。