半导体装置制造方法及图纸

本发明专利技术的半导体装置，在具有电极(20a)以及(20b)的芯片(6)的外缘设置扩展部(1)而成的扩展型半导体芯片(31)上，搭载具有电极(24)的芯片(5)。电极(20a)和电极(24)通过导电构件(8)而电连接。从芯片(6)上的导电构件(8)的配置区域的外侧遍及到扩展部(，1)上而形成有重新布线构造(2)。在扩展部(1)上形成有经由重新布线构造(2)与电极(20b)电连接的连接端子(21)。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本公开涉及半导体装置，尤其涉及通过利用芯片叠加(chip-on-chip)技术来层叠芯片而构成的半导体装置。
技术介绍
在数字电视、记录器(recorder)等的系统中，伴随高功能化，处理的数据量飞跃增加。因此，不仅搭载于系统的半导体存储器的容量增加，而且要求具有高数据传输速率的半导体存储器。此外，为了将很多半导体存储器搭载于系统，开发了一种安装存储器控制器来使半导体逻辑电路和存储器成为一体的半导体装置。在使逻辑电路和存储器成为一体的方法中，存在将逻辑电路和存储器集成于1个芯片的系统级芯片(SoC：system-on-chip)、和将逻辑电路芯片与存储器芯片层叠而收纳在1个封装中的系统级封装(SiP：system-in-package)。其中根据SiP，能够均衡地响应系统所要求的、低成本化、高功能化、低耗电化、小型化、轻便化、规格的灵活性等。因此，虽然也取决于系统构成、规格，但总的来说SiP有效的情况不断增加。SiP根据其构造上的差异，分类为CoC(chip-on-chip，芯片叠加)型、芯片堆叠(chipstack)型、封装层叠型、基板连接型这4个种类。其中，CoC型的SiP具有在半导体芯片上重叠另一个芯片并将各芯片的电路形成面之间彼此连接的构造(例如参照专利文献1)。在此，上下2枚芯片分别在电路形成面具有多个连接用凸起(bump)。该凸起一般远远小于倒装芯片连接用的凸起，被称作微凸起。在CoC型的SiP中，因为能够对上下的各芯片选择最佳的设计、工艺，因此系统构成选择的自由度提高。此外，在CoC型的SiP中，在利用微凸起对上下的各芯片进行接合时，为了根据CoC连接部(即微凸起)的配置位置来使芯片电极位置最佳化，一般采用在上下各芯片的至少一方对从芯片电极到CoC连接部进行重新布线的构造。在先技术文献专利文献专利文献1：JP特开2010-141080号公报
技术实现思路
专利技术要解决的课题但是，专利文献1中公开的CoC技术，以搭载于上侧的芯片比搭载于下侧的芯片更小型为前提，因此，在因性能制约等导致应搭载于下侧的芯片比上侧的芯片更小型的情况下，专利文献1中公开的CoC技术无法从为了与安装基板电连接而设置于下侧芯片的连接端子，通过引线接合(wirebond)等简易的连接方法物理地引出导电构件。此外，在专利文献1所公开的CoC技术中，采用了将下侧的芯片上的微凸起(CoC连接部)的周边以及引线接合部等其他连接部的周边全部用抗蚀剂覆盖的构成。在这样的构成中，除了连接部的布线宽度、布线空隙的精度之外，抗蚀剂开口自身的曝光精度等成为制约，难以实施与之前形成的CoC连接部的微细间距化相对应的重新布线。特别是，在下侧的芯片设置有比上侧的芯片更高密度的布线，需要在下侧的芯片进行更微细的重新布线处理的情况下，由于前述的理由，下侧的芯片的连接部及其周边的重新布线的微细化对应变得困难从而存在无法实现CoC型构成的情况。鉴于上述情况，本公开的目的在于，提供一种对下侧的芯片比上侧的芯片更小的情况以及CoC连接部被微细间距化的情况的任一情况都能够对应的CoC型的SiP。解决课题的手段为了达成上述目的，本专利技术者们想到了如下专利技术：在CoC型的SiP的安装中，在下侧芯片的外缘设置扩展部而构成扩展型半导体芯片，并且在将上下的各芯片电连接的导电构件的配置区域的外侧在扩展部上侧以及下侧的芯片上设置重新布线构造，由此不经由重新布线构造地将上下的各芯片电连接。具体来说，本公开所涉及的半导体装置的一个方式，具备：基台，其具有第1电极；第1半导体芯片，其配置在基台上的形成有第1电极的面上，并且具有第2电极；扩展部，其设置为从第1半导体芯片的外缘向外侧方延伸，并且与第1半导体芯片一起构成扩展型半导体芯片；第2半导体芯片，其具有第3电极，并且配置在扩展型半导体芯片上，使得形成有第3电极的面与第1半导体芯片上的形成有第2电极的面相对置；第1导电构件，其将第2电极与第3电极相连接；重新布线构造，其从第1半导体芯片上的第1导电构件的配置区域的外侧遍及到扩展部上而形成；连接端子，其设置在扩展部上，并且经由重新布线构造与第2电极中没有与第1导电构件连接的电极相连接；第2导电构件，其将第1电极与连接端子相连接。在本公开所涉及的半导体装置中，重新布线构造至少避开第1导电构件的配置区域而配置，由此，重新布线构造也可以在第1导电构件的配置区域具有开口。在此情况下，重新布线构造的开口的中心与第1导电构件的配置区域的中心也可以不一致。此外，重新布线构造的开口，也可以设置为到达扩展型半导体芯片的外周中的1边，也可以设置为到达扩展型半导体芯片的外周中的2边，也可以设置为到达扩展型半导体芯片的外周中的3边，也可以设置为到达扩展型半导体芯片的外周中的4边。此外，重新布线构造的开口，也可以设置为到达第2半导体芯片的外周中的1边的外侧，也可以设置为到达第2半导体芯片的外周中的2边的外侧，也可以设置为到达第2半导体芯片的外周中的3边的外侧，也可以设置为到达第2半导体芯片的外周中的4边的外侧。在本公开所涉及的半导体装置中，第1导电构件也可以是凸起。在本公开所涉及的半导体装置中，连接端子也可以是引线接合端子，第2导电构件也可以是引线。在本公开所涉及的半导体装置中，重新布线构造也可以具有将第1电极与连接端子相连接的重新布线、和覆盖重新布线的层间膜。在该情况下，层间膜也可以由覆盖扩展型半导体芯片的树脂材料构成。此外，树脂材料也可以是感光性树脂材料，感光性树脂材料的分辨率也可以比用于第2半导体芯片的其他感光性树脂材料的分辨率更小。此外，层间膜的至少上部也可以由阻焊剂构成。在本公开所涉及的半导体装置中，重新布线构造的厚度也可以与扩展型半导体芯片和第2半导体芯片之间的接合间隙实质上相同或小于该接合间隙。在本公开所涉及的半导体装置中，重新布线的布线宽度以及布线间隔也可以分别大于在第2半导体芯片上形成的其他布线的布线宽度以及布线间隔。在本公开所涉及的半导体装置中，第2半导体芯片的平面形状也可以大于第1半导体芯片的平面形状，扩展型半导体芯片的平面形状也可以大于第2半导体芯片的平面形状。此外，本公开所涉及的半导体装置的其他方式，具备：第1半导体芯片，其具有第1电极；扩展部，其设置为从第1半导体芯片的外缘向外侧方延伸，并且与第1半导体芯片一起构成扩展型半导体芯片；第2半导体芯片，其具有第2电极，并且配置在扩展型半导体芯片上，使得形成有第2电极的面与第1半导体芯片上的形成有第1电极的面相对置；导电构件，其将第1电极与第2电极相连接；重新布线构造，其从第1半导体芯片上的导电构件的配置区域的外侧遍及到扩展部上而形成；和连接端子，其设置在扩展部上，并且经由重新布线构造与第1电极中没有与导电构件连接的电极相连接。专利技术效果根据本公开，能够提供一种对下侧的芯片比上侧的芯片更小的情况以及CoC连接部被微细间距化的情况都能够对应的CoC型的SiP。附图说明图1是表示实施方式所涉及的半导体装置的剖面图。图2是对图1的区域A进行放大表示的剖面图。图3是示意性地表示实施方式所涉及的半导体装置的重新布线构造2的开口的俯视图。图4(a)～(e)是表示实施方式所涉及的半导体装置的制造方法的各工序的剖面图。图5(a)～(e)是表本文档来自技高网...

【技术保护点】
一种半导体装置，具备：基台，其具有第1电极；第1半导体芯片，其配置在所述基台上的形成有所述第1电极的面上，并且具有第2电极；扩展部，其设置为从所述第1半导体芯片的外缘向外侧方延伸，并且与所述第1半导体芯片一起构成扩展型半导体芯片；第2半导体芯片，其具有第3电极，并且配置在所述扩展型半导体芯片上，使得形成有所述第3电极的面与所述第1半导体芯片中的形成有所述第2电极的面相对置；第1导电构件，其将所述第2电极与所述第3电极相连接；重新布线构造，其从所述第1半导体芯片上的所述第1导电构件的配置区域的外侧遍及到所述扩展部上而形成；连接端子，其设置在所述扩展部上，并且经由所述重新布线构造与所述第2电极中没有与所述第1导电构件连接的电极相连接；和第2导电构件，其将所述第1电极与所述连接端子相连接。

【技术特征摘要】
【国外来华专利技术】2012.01.12 JP 2012-0043481.一种半导体装置，具备：基台，其具有第1电极；第1半导体芯片，其配置在所述基台上的形成有所述第1电极的面上，并且具有第2电极；扩展部，其设置为从所述第1半导体芯片的外缘向外侧方延伸，并且与所述第1半导体芯片一起构成扩展型半导体芯片；第2半导体芯片，其具有第3电极，并且配置在所述扩展型半导体芯片上，使得形成有所述第3电极的面与所述第1半导体芯片中的形成有所述第2电极的面相对置；第1导电构件，其将所述第2电极与所述第3电极相连接；重新布线构造，其从所述第1半导体芯片上的所述第1导电构件的配置区域的外侧遍及到所述扩展部上而形成；连接端子，其设置在所述扩展部上，并且经由所述重新布线构造与所述第2电极中没有与所述第1导电构件连接的电极相连接；和第2导电构件，其将所述第1电极与所述连接端子相连接，所述重新布线构造具有将所述第2电极与所述连接端子相连接的重新布线、和覆盖所述重新布线的层间膜，所述层间膜包括第1层和第2层，所述重新布线设置在所述第1层与所述第2层之间，所述重新布线构造中包括的所述重新布线、所述第1层以及所述第2层，至少避开所述第1导电构件的配置区域而配置，由此，所述重新布线构造在所述第1导电构件的配置区域具有开口。2.根据权利要求1所述的半导体装置，其中，所述重新布线构造的所述开口的中心与所述第1导电构件的配置区域的中心不一致。3.根据权利要求1或2所述的半导体装置，其中，所述重新布线构造的所述开口，被设置为到达所述扩展型半导体芯片的外周中的1边。4.根据权利要求1或2所述的半导体装置，其中，所述重新布线构造的所述开口，被设置为到达所述扩展型半导体芯片的外周中的2边。5.根据权利要求1或2所述的半导体装置，其中，所述重新布线构造的所述开口，被设置为到达所述扩展型半导体芯片的外周中的3边。6.根据权利要求1或2所述的半导体装置，其中，所述重新布线构造的所述开口，被设置为到达所述扩展型半导体芯片的外周中的4边。7.根据权利要求1或2所述的半导体装置，其中，所述重新布线构造的所述开口，被设置为到达所述第2半导体芯片的外周中的1边的外侧。8.根据权利要求1或2所述的半导体装置，其中，所述重新布线构造的所述开口，被设置为到达所述第2半导体芯片的外周中的2边的外侧。9.根据权利要求1或2所述的半导体装置，其中，所述重新布线构造的所述开口，被设置...

【专利技术属性】
技术研发人员：山下裕贵，油井隆，川端毅，萩原清己，横山贤司，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：