本发明专利技术公开了一种具有低正向压降快恢复时间的功率二极管，是在传统MOSFET的体区与外延之间内置肖特基二极管，将MOSFET正面的源极和栅极用表面金属直接短接形成器件的阳极，背面是器件的阴极。器件开启时，MOS器件导通，此时器件自身的PN结二极管和集成的肖特基二极管都未开启，器件的正向电流将沿着MOS的沟道流到阴极；器件关断时，MOS结构表面的导电沟道消失，N型外延内的载流子将通过肖特基结形成的耗尽层抽走，由于肖特基结相对于PN结有更快的恢复时间，此器件N型外延内的载流子会比传统PN结器件消失得更快，即可形成低正向导通压降和快关断时间的半导体器件。本发明专利技术还公开了所述具有低正向压降快恢复时间的功率二极管的制造方法。
【技术实现步骤摘要】
本专利技术涉及半导体领域，特别是指一种低正向压降快恢复时间的功率二极管，本专利技术还涉及所述低正向压降快恢复时间的功率二极管的制造方法。
技术介绍
随着智能手机、平板电脑等便携式电子产品的普及程度的提高，这些产品的续航能力成了它们非常大的短板，为了提高这些便携式产品的续航能力，用到这些产品上的半导体元件必须具有低损耗、高效率等特性。目前具有较低正向导通压降的整流二极管即超级势垒整流二极管，该结构利用MOSFET的低开启电压实现低的正向导通压降，但是该器件由于其体内寄生的PN结二极管的限制，导致其关断恢复时间比传统的二极管没有任何提高。因此，传统的超级势垒整流二极管是一种低损耗同时也是恢复时间较慢的整流器件。
技术实现思路
本专利技术所要解决的技术问题是提供一种低正向压降快恢复时间的功率二极管，其具有较低的正向压降的同时，具有关断快速恢复的特性。本专利技术所要解决的另一技术问题是提供所述的低正向压降快恢复时间的功率二极管的制造方法。为解决上述问题，本专利技术所述的低正向压降快恢复时间的功率二极管，其N型外延层具有正面金属及背面金属。在所述N型外延层的背面淀积有金属作为低正向压降快恢复时间的功率二极管的阴极。在N型外延层中，具有沟槽，沟槽内壁附着栅氧化层并填充满多晶硅，N型外延层上部具有体区，N型外延层的正面的表层具有重掺杂的P型区，沟槽内的多晶硅具有填充有金属的接触孔将栅极引出，沟槽之间也具有填充有金属的接触孔，连接到N型外延层中与N型外延层形成肖特基二极管。所述N型外延层的正面淀积正面金属层，沟槽内的接触孔与构成肖特基二极管的接触孔连接到正面金属层形成所述功率二极管的阳极。本专利技术所述的低正向压降快恢复时间的功率二极管的制造方法，包含如下工艺步骤:第I步，在重掺杂的N型硅衬底上的N型外延层中刻蚀出沟槽，进行硅表面处理及牺牲氧化层，制作栅氧化层，之后沟槽内淀积多晶硅栅极。第2步，进行体区的离子注入及扩散，形成器件的体区，再进行一次离子注入。第3步，在器件表面长一层硬掩膜并涂覆光刻胶并曝光显影，以打开硬掩膜的接触区，再去除光刻胶。第4步，硬掩膜打开之后，进行第一次接触孔刻蚀，然后进行一次杂质离子注入，接着再进行第二次沟接触孔刻蚀，使接触孔底部露出N型外延层。第5步，去除硬掩膜，对硅表面进行缺陷的修复及清洗工艺。第6步，进行金属硅化物的淀积，进行接触孔内部的金属填充，然后整个器件的正面淀积一层铝作为器件的阳极，在器件的背面依次淀积钛、镍、银作为器件的阴极。较佳地，所述第I步中，刻蚀的沟槽深度为I?2 μ m。较佳地，所述第2步中，离子注入可以是带着体区掩膜注入，也可以对整个器件进行注入，所注入的P型杂质离子为硼，剂量为IxlO15?3xl015Cnr2。较佳地，所述第4步中，第一次接触孔刻蚀的深度为0.2?0.4 μ m，P型杂质注入的剂量为IxlO15?3X1015cm_2，第二次接触孔刻蚀的深度为0.2?0.3 μ m，第二次接触孔刻蚀是在第一次接触孔刻蚀的基础上继续进行。较佳地，所述第6步中，背面淀积的金属依次是钛、镍、银，接触孔内填充的金属与N型外延层接触形成肖特基二极管，包含所有通过势垒技术与N型外延层接触所形成的肖特基管。本专利技术所述的低正向压降快恢复时间的功率二极管，在传统MOSFET基础上将MOS结构的开启电压做到0.3V甚至更低，并在MOSFET的体区与外延之间内置肖特基二极管，将MOSFET正面的源极和栅极用表面金属直接短接形成器件的阳极，背面是器件的阴极。当阳极加压时，随着阳极电压不断上升，当阳极电压到MOS结构的开启电压时，MOS器件导通，此时器件自身的PN结二极管和集成的肖特基二极管都未开启，器件的正向电流将沿着MOS的沟道流到阴极，器件的正向压降为MOS管的压降；器件关断时，MOS结构表面的导电沟道消失，N型外延内的载流子将通过肖特基结形成的耗尽层抽走，由于肖特基结相对于PN结有更快的恢复时间，因此，此器件N型外延内的载流子会比传统PN结器件消失得更快。通过上述方法，即可形成低正向导通压降和快关断时间的半导体器件。【附图说明】图1是本专利技术制造工艺第I步示意图；图2是本专利技术制造工艺第2步示意图；图3是本专利技术制造工艺第3步示意图；图4是本专利技术制造工艺第4步示意图；图5是本专利技术制造工艺第5步示意图；图6是本专利技术制造工艺第6步示意图；图7是本专利技术等效电路图；图8是本专利技术制造工艺流程图。附图标记说明I是娃衬底,2是N型外延层，3是沟槽,4是栅氧化层，5是多晶娃栅极，6是体区,7是重掺杂P型区，8是硬掩膜，9是接触孔，10是阳极金属，11是阴极金属。【具体实施方式】本专利技术所述的低正向压降快恢复时间的功率二极管的结构如图6所示，其是在N型外延层2具有正面金属10及背面金属11。在所述N型外延层2的背面淀积有金属作为低正向压降快恢复时间的功率二极管的阴极。在N型外延层2中，具有沟槽3，沟槽3内壁附着栅氧化层4并填充满多晶硅5，N型外延层2上部具有体区6，N型外延层2的正面的表层具有重掺杂的P型区7，沟槽3内的多晶硅5中具有填充有金属的接触孔9将栅极引出，沟槽3之间也具有填充有金属的接触孔9，连接到N型外延层2中与N型外延层形成肖特基二极管。所述N型外延层2的正面淀积正面金属层10，沟槽3内的接触孔9与构成肖特基二极管的接触孔9连接到正面金属层10形成所述功率二极管的阳极。本专利技术所述的低正向压降快恢复时间的功率二极管的制造方法，结合附图列举一实施例说明如下:第I步，请参考图1，在重掺杂的N型硅衬底I上的N型外延层2中刻蚀出沟槽3，沟槽3深度I?2 μ m，进行硅表面处理25θΑ，牺牲氧化层500A制作栅氧化层4，之后在沟槽3内淀积多晶硅5完成沟槽型栅极。第2步，参考图2，进行体区6的离子注入及扩散，形成器件的体区6，再进行一次离子注入。离子注入可以是带着体区掩膜注入，也可以对整个器件进行注入，所注入的P型杂质离子为硼，剂量为IxlO15?3xl015cnT2。第3步，参考图3，在器件表面长一层硬掩膜8并涂覆光刻胶并曝光显影，以打开硬掩膜的接触区，再去除光刻胶。第4步，参考图4，硬掩膜打开之后，进行第一次接触孔9刻蚀，然后进行一次杂质离子注入，接着再进行第二次沟接触孔9刻蚀，使接触孔9底部露出N型外延层2。第一次接触孔刻蚀的深度为0.2?0.4 μ m，P型杂质注入的剂量为IxlO15?3xl015Cm_2，第二次接触孔刻蚀的深度为0.2?0.3 μ m，第二次接触孔刻蚀是在第一次接触孔刻蚀的基础上继续进行。第5步，参考图5，去除硬掩膜8，对硅表面进行缺陷的修复及清洗工艺。第6步，参考图6，进行金属硅化物的淀积，进行接触孔9内部的金属填充，然后整个器件的正面淀积一层铝作为器件的阳极10，在器件的背面依次淀积钛、镍、银作为器件的阴极11。器件制作完成。其中，接触孔9内填充的金属与N型外延层接触形成肖特基二极管，包含通过所有势垒技术与N型外延层接触所形成的肖特基管。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...
【技术保护点】
一种低正向压降快恢复时间的功率二极管，其特征在于：N型外延层具有正面金属及背面金属；在所述N型外延层的背面淀积有金属作为低正向压降快恢复时间的功率二极管的阴极；在N型外延层中，具有沟槽，沟槽内壁附着栅氧化层并填充满多晶硅，N型外延层上部具有体区，N型外延层的正面的表层具有重掺杂的P型区，沟槽内的多晶硅具有填充有金属的接触孔将栅极引出，沟槽之间也具有填充有金属的接触孔，连接到N型外延层中与N型外延层形成肖特基二极管；所述N型外延层的正面淀积正面金属层，沟槽内的接触孔与构成肖特基二极管的接触孔连接到正面金属层形成所述功率二极管的阳极。
【技术特征摘要】
1.一种低正向压降快恢复时间的功率二极管,其特征在于:N型外延层具有正面金属及背面金属； 在所述N型外延层的背面淀积有金属作为低正向压降快恢复时间的功率二极管的阴极； 在N型外延层中，具有沟槽，沟槽内壁附着栅氧化层并填充满多晶硅，N型外延层上部具有体区，N型外延层的正面的表层具有重掺杂的P型区，沟槽内的多晶硅具有填充有金属的接触孔将栅极引出，沟槽之间也具有填充有金属的接触孔，连接到N型外延层中与N型外延层形成肖特基二极管； 所述N型外延层的正面淀积正面金属层，沟槽内的接触孔与构成肖特基二极管的接触孔连接到正面金属层形成所述功率二极管的阳极。2.如权利要求1所述的低正向压降快恢复时间的功率二极管的制造方法，其特征在于:包含如下步骤: 第I步，在重掺杂的N型硅衬底上的N型外延层中刻蚀出沟槽，进行硅表面处理及牺牲氧化层，制作栅氧化层，之后沟槽内淀积多晶硅栅极； 第2步，进行体区的离子注入及扩散，形成器件的体区，再进行一次离子注入； 第3步，在器件表面长一层硬掩膜并涂覆光刻胶并曝光显影，以打开硬掩膜的接触区，再去除光刻胶； 第4步，硬掩膜打开之后，进行第一次接触孔刻蚀，然后进行一次杂质离子注入，接着再进行第二次沟接触孔刻蚀，使接触孔底部露出N型外延层； 第5...
【专利技术属性】
技术研发人员：罗清威，房宝青，左燕丽，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。