一种微波薄膜电容集成方法技术

本发明专利技术提供一种微波薄膜电容集成方法，步骤一：将一个电容分解成若干个电容串联的结构；步骤二：真空镀膜并光刻蚀下电极图形；步骤三：真空镀膜并光刻蚀介质层图形；步骤四：真空镀膜并光刻蚀上电极图形；步骤五：电镀上电极图形及下电极图形。采用上述方案，解决了采用大介电常数、低损耗因数介质材料制作小容值薄膜电容的工艺实现困难问题。

【技术实现步骤摘要】
一种微波薄膜电容集成方法
本专利技术属于微波薄膜电容集成
，尤其涉及的是一种微波薄膜电容集成方法。
技术介绍
通信技术的飞速发展极大地促进了微波材料及其器件的研究，而微波器件的片式集成化已经成为目前射频、微波器件的发展趋势，微波薄膜集成电容器就是在这种情况下应运而生的。由于微波薄膜集成电容具有高集成化、低损耗和易耦合等特点，因此实现微波器件的集成化和高品质化具有重要的实际意义和实际价值。在宽频带微波毫米波微带电路中，采用薄膜电容不仅在单位面积内可以获得更大的电容值，而且可以有效地减小电极引线带来的电阻、电感等寄生参数的影响，获得较大的Q值，改善宽带高频特性。实际工程中薄膜电容多采用平板电容结构，薄膜电容结构示意图如图1所示,即基片101设置上电极104、介质103、下电极102的层状结构。现有薄膜电容的制作工艺流程是：第一步：在基片上真空镀膜并光刻蚀下电极图形；第二步：真空镀膜并光刻蚀介质层图形；第三步：真空镀膜并光刻蚀上电极图形电镀电极层等。薄膜电容的电极和介质层一般还包括粘附层、阻挡层，各层之间需要保障良好的粘附性和化学稳定性以满足器件可靠性需求。现有技术中，为了保证薄膜电容串联到电路中对微波信号驻波比指标，电容器的宽度需要跟微波传输线保持一致，对于小容值电容，需要较大的电极间距离来满足，这样会使得上电极跨越较大的纵向落差，即需要覆盖较高的台阶，如图1所示，这在工艺实现过程中存在较大的困难，即使增大上电极的真空镀膜厚度也不能实现台阶的完全覆盖，造成电容上电极与传输线的连接缺陷，不能满足设计需求。因此，现有技术存在缺陷，需要改进。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术的不足，提供一种微波薄膜电容集成方法。本专利技术的技术方案如下：一种微波薄膜电容集成方法，其中，包括以下步骤：步骤一：将一个电容分解成若干个电容串联的结构；步骤二：在基片上真空镀膜并光刻蚀下电极图形；步骤三：真空镀膜并光刻蚀介质层图形；步骤四：真空镀膜并光刻蚀上电极图形；步骤五：电镀上电极图形及下电极图形。所述的微波薄膜电容集成方法，其中，所述步骤一中，所述电容串联为电容首尾相连式的串联。所述的微波薄膜电容集成方法，其中，所述步骤一中，所述若干个电容为4个电容。所述的微波薄膜电容集成方法，其中，所述步骤一中，所述若干个电容的电容值相等或不相等。所述的微波薄膜电容集成方法，其中，所述步骤三中，所述介质层的材料为大介电常数、低损耗因数的介质材料。所述的微波薄膜电容集成方法，其中，所述步骤三中，所述介质层的厚度为5000-100000nm。采用上述方案，解决了采用大介电常数、低损耗因数介质材料制作小容值薄膜电容的工艺实现困难问题，可大大制作成品率、降低制作成本；拓宽了大介电常数介质材料的应用领域，同时满足薄膜集成电容的电气性能指标要求。附图说明图1为现有技术微波薄膜电容集成示意图。图2为本专利技术完成步骤二的示意图。图3为本专利技术完成步骤三的示意图。图4为本专利技术完成步骤四的示意图。图5为本专利技术完成步骤五的示意图。具体实施方式以下结合附图和具体实施例，对本专利技术进行详细说明。实施例1本实施例采用将一个电容分解成几个电容串联的结构形式，即可保持电路传输线宽度的一致性，又能设计出满足要求的电容容值，还能减小每个电容器的电极间距离以减小工艺实现的难度,以4个电容串联为例，设计方案及制作流程如图2-5所示，图中201为基片：步骤一：将一个电容分解成若干个电容串联的结构；步骤二：在基片上真空镀膜并光刻蚀下电极图形如图2中的202部分所示；步骤三：真空镀膜并光刻蚀介质层图形如图3中的203部分所示；步骤四：真空镀膜并光刻蚀上电极图形如图4-5中的204部分所示；步骤五：电镀上电极图形及下电极图形。本专利技术中，电容可以任意分解成2、3、4...n个电容以实现额定容值及满足加工需求，将电容等效成几个电容的串联形式，采用大介电常数、低损耗因数的介质材料制作薄膜集成电容。将电容分解成首尾相连的串联结构形式，在保障电气性能指标的前提下，减小电极间距离，从而较容易实现台阶覆盖，降低工艺实现难度，提高成品率，拓宽电容介质材料的选择余地。实施例2在上述实施例的基础上，进一步，所述步骤一中，所述电容串联为电容首尾相连式的串联。在上述实施例的基础上，进一步，所述步骤一中，所述若干个电容为4个电容。在上述实施例的基础上，进一步，所述步骤一中，所述若干个电容的电容值相等或不相等。在上述实施例的基础上，进一步，所述步骤三中，所述介质层的材料为大介电常数、低损耗因数的介质材料。在上述实施例的基础上，进一步，所述步骤三中，所述介质层的厚度为5000-100000nm。采用上述方案，解决了采用大介电常数、低损耗因数介质材料制作小容值薄膜电容的工艺实现困难问题，可大大制作成品率、降低制作成本；拓宽了大介电常数介质材料的应用领域，同时满足薄膜集成电容的电气性能指标要求。应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本专利技术所附权利要求的保护范围。本文档来自技高网...

【技术保护点】
一种微波薄膜电容集成方法，其特征在于，包括以下步骤：步骤一：将一个电容分解成若干个电容串联的结构；步骤二：真空镀膜并光刻蚀下电极图形；步骤三：真空镀膜并光刻蚀介质层图形；步骤四：真空镀膜并光刻蚀上电极图形；步骤五：电镀上电极图形及下电极图形。

【技术特征摘要】
1.一种微波薄膜电容集成方法，其特征在于，包括以下步骤：步骤一：将一个电容分解成若干个电容串联的结构；步骤二：真空镀膜并光刻蚀下电极图形；步骤三：真空镀膜并光刻蚀介质层图形；步骤四：真空镀膜并光刻蚀上电极图形；步骤五：电镀上电极图形及下电极图形；所述步骤一中，所述电容串联为电容首尾相连式的串联；所述步骤...

【专利技术属性】
技术研发人员：王斌，宋振国，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：