【技术实现步骤摘要】
格雷码计数器装置【
】本技术涉及一种格雷码计数器装置，特别是指使用组合电路格雷码累加器和时序电路寄存器实现同步时钟计数器的装置。【
技术介绍
】现有的计数器是基于二进制域的加法器，其中一个加数固定为1，做累加实现，通常使用的实现方法是逐位行波加法器，或者超前进位加法器。他们在实现上都有一些限制，或者时序限制和位宽成正比，或者是硬件资源和位宽成线性关系。很多时候，计数器的输出值还需要做跨时钟域传送。这就需要把二进制先转换为格雷码，用寄存器锁存以后才能通过两组寄存器去除亚稳态实现跨时钟域。这又大大增加了硬件资源和延时响应。请参阅图1所示，为传统解决方案应用图，其中由于格雷编码在跨时钟域的数据传递稳定性更好，所以图1中最左边的累加器使用常规的二进制编码时，需要先通过二进制到格雷码转换器转换为格雷码，然后送到格雷码寄存器，准备从第一时钟跨时钟域传递到第二时钟域；在第二时钟域，通过两级同步得到稳定值后并存储在第二寄存器中，这时候还是格雷编码，还得通过格雷码到二进制(cary_t0_binaray)转换器转换为常规的二进制编码并存储于二进制寄存器中，才能送入比较器(c...
【技术保护点】
一种格雷码计数器装置，至少包括累加器和计数器，其特征在于：累加器是使用组合电路实现的，其编码类型为格雷编码，而计数器是使用寄存器时序电路实现，累加器连接于计数器，并且计数器会反馈输出到累加器的输入，累加器把当前计数器的值在格雷码域作累加处理之后将处理结果输出至计数器保存,并且该格雷码计数器装置还包括串接的第一与第二寄存器，第一寄存器与计数器连接，该第一与第二寄存器工作时钟是第二时钟，这二级寄存器均是采用寄存器时序电路实现。
【技术特征摘要】
1.一种格雷码计数器装置，至少包括累加器和计数器，其特征在于:累加器是使用组合电路实现的，其编码类型为格雷编码，而计数器是使用寄存器时序电路实现，累加器连接于计数器，并且计数器会反馈输出到累加器的输入，累加器把当前计数器的值在格雷码域作累加处理之后将处理结果输出至计数器保存，并且该格雷码计数器...
【专利技术属性】
技术研发人员：李林，仲亚东，
申请(专利权)人：上海华力创通半导体有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。