系统LSI技术方案

本发明专利技术提供一种将逻辑电路、CPU以及存储有CPU的程序的程序存储器集成于单一的半导体中的系统LSI。具备：对存储于程序存储器中的内容进行擦除的程序擦除单元；和对程序擦除单元的执行进行控制的至少两个程序擦除触发端子。程序擦除单元基于两个程序擦除触发端子的电位来擦除存储于程序存储器中的程序。

【技术实现步骤摘要】
系统LSI本申请主张以2012年7月24日申请的日本国专利申请第2012-163356号为基础申请的优先权，并将该基础申请的内容全部援引到本申请中。
本专利技术涉及在将逻辑电路、CPU以及存储有CPU的程序的程序存储器集成于单一的半导体中的系统LSI中，防止在系统LSI的内部存储的程序的非法复制的技术。
技术介绍
近年来，将逻辑电路、CPU以及存储有CPU的程序的程序存储器集成于单一的半导体中的系统LSI(例如ASIC[ApplicationSpecificIntegratedCircuit，专用集成电路]、FPGA[Field-ProgrammableGateArray，现场可编程门阵列]等)的开发盛行。系统LSI是成为嵌入了该系统LSI的电子设备的核心的部分，对系统LSI进行分解、解析的技术正在日益进步。但是，近年来，发现了很多滥用这种系统LSI(Large-ScaleIntegratedCircuit，大规模集成电路)的解析技术的进步并仿造(模仿)系统LSI的电路的系统。为了防止这种系统LSI的模仿，提出了用于防止系统LSI的解析仿造的FPGA技术(例如参照日本国专利第4191170号公报)。在该FPGA技术中，在系统LSI中设置FPGA、存储有用户电路数据以及启动键代码串(startkeycodestring)的ROM(ReadOnlyMemory，只读存储器)、和预先嵌入启动键信息的用户专用门阵列。该用户专用门阵列在从启动键代码串导出的信息与启动键信息一致的情况下，使用户电路的数据引导到FPGA中。即、构成为：在该系统LSI中，对持有具备正确的启动键信息的用户专用门阵列的人容许系统的工作，但对不持有具备正确的启动键信息的用户专用门阵列的人禁止系统工作。但是，在该FPGA技术中，为了防止通过系统LSI的解析而进行的仿造，需要准备FPGA之外的专用门阵列，存在产品成本增大的问题。此外，存在如果通过解析专用门阵列的内部而专用门阵列被模仿，则系统LSI自身被仿造的课题。
技术实现思路
本专利技术的目的在于提供一种防止存储于系统LSI的内部的程序的非法复制的技术，该系统LSI将逻辑电路、CPU以及存储有该CPU的程序的程序存储器集成到单一的半导体中。本专利技术的观点相关的系统LSI，其特征在于，将逻辑电路、CPU(中央运算处理装置)以及存储有上述CPU的程序的程序存储器集成于单一的半导体中，该系统LSI具备：擦除上述程序存储器中存储的内容的程序擦除单元；和对上述程序擦除单元的执行进行控制的至少两个程序擦除触发端子，上述程序擦除单元基于上述两个程序擦除触发端子的电位来擦除上述程序存储器中存储的程序。优选上述两个程序擦除触发端子在上述系统LSI的内部通过短路棒而被短路。优选上述短路棒通过为了将上述系统LSI装配于印刷布线板而进行的回流焊(reflow)来进行熔断。优选上述两个程序擦除触发端子中的一个端子在上述系统LSI的内部被设为VDD电位，另一个端子在上述系统LSI内部与接地以及上述程序擦除单元连接。优选上述程序擦除单元具备对程序擦除的执行进行控制的输入部，上述程序擦除单元构成为在上述输入部的电位为接地以外的电位时不执行程序擦除动作，而在上述输入部的电位为接地时，执行程序擦除动作。优选上述输入部与上述两个程序擦除触发端子中的一个程序擦除触发端子连接。优选在上述两个程序擦除触发端子中的一个程序擦除触发端子嵌入有在上述系统LSI的内部配置的积分电路。优选上述系统LSI以BGA(球栅格阵列)封装的形式被安装。优选上述两个程序擦除触发端子被设定为配置于与BGA封装的第2列端子所包围的范围相比位于内侧的区域的端子。根据本专利技术，能够在将逻辑电路、CPU、以及存储有该CPU的程序的程序存储器集成于单一的半导体中的系统LSI中，防止存储于该系统LSI的内部的程序的非法复制。附图说明图1为本专利技术的第1实施方式相关的系统LSI的框图。图2为表示设置于第1实施方式相关的系统LSI中的两个程序擦除触发端子的连接状态的图。图3为表示第1实施方式相关的系统LSI的表层部的图。图4为表示将第1实施方式相关的系统LSI装配于PCB中的状态的图。图5为表示第1实施方式相关的系统LSI的端子的配置状态的图。图6为表示在第1实施方式相关的系统LSI中设置的两个程序擦除触发端子中的一个程序擦除触发端子嵌入了积分电路的状态的图。图7为表示本专利技术的第2实施方式相关的短路棒的配置状态的图。具体实施方式(第1实施方式)以下，参照附图对本专利技术的实施方式相关的、在将逻辑电路、CPU(中央运算处理装置)、以及存储有由该CPU执行动作的程序的程序存储器集成到单一的半导体内的系统LSI中，防止在程序存储器中存储的程序的非法复制的技术的一实施方式进行说明。为了对搭载于PCB(PrintCircuitBoard，印刷电路板)的系统LSI的内部所存储的程序进行解析，执行使该系统LSI与PCB分离并收容于专用的检查装置中、或者进行探测(probing)的处理。作为防止这种非法行为的手段，程序的强制擦除的手段是最佳的。在这种情况下，如何提供程序的强制擦除的触发成为问题。在本专利技术的实施方式中，对通过使设置于BGA封装的规定的端子断开来提供程序的强制擦除的触发的技术进行说明。图1为本专利技术的一实施方式相关的系统LSI_11的框图。如图1所示那样，系统LSI_11具备：通过硬连接(hardwired)构成的逻辑电路10；对该系统LSI_11整体的动作进行控制的CPU20；和存储有使该CPU20执行动作的程序并且能改写该程序的非易失性存储器所构成的程序存储器30。进而，系统LSI_11具备：按照以规定的触发作为契机来擦除程序存储器30的内容的方式执行动作的程序擦除电路40；和作为程序擦除电路40的触发而发挥功能的程序擦除触发端子50a、50b。CPU20按照在程序存储器30中存储的程序进行各种运算处理、逻辑电路10的控制等，使嵌入了系统LSI_11的电子设备实现各种功能。程序擦除电路40基于程序擦除触发端子50a、50b的电位状态擦除在程序存储器30中为了使CPU20执行动作而存储的程序。作为擦除该程序的方法，能够应用针对程序存储器30的所有区域强制地写入“FF”或者“00”来进行复位的方法、通过写入所产生的随机数来擦除程序的方法中的任一个方法。图2为表示系统LSI_11的两个程序擦除触发端子50a、50b的连接状态的电路图。如图2所示，程序擦除触发端子50a、50b在系统LSI_11的制造时，在系统LSI_11的内部通过短路棒60而被短路。关于短路棒60在后面详细地进行说明。程序擦除触发端子50a设置于系统LSI_11的内部，并与电位为VDD[mV]的端子VDD连接。此外，程序擦除触发端子50a经由短路棒60以及电阻R与端子GND连接。另一方面，程序擦除触发端子50b设置于系统LSI_11的内部，经由电阻R与成为接地电位(0[mV])的端子GND连接。此外，程序擦除触发端子50b与程序擦除电路40的输入部42连接。另外，程序擦除触发端子只要实现本专利技术的效果即可，也可不是如上那样的两个而是三个以上。程序擦除电路40在输入部42通过与端子VDD连接而该输入部42的电位为VDD[mV]本文档来自技高网...

【技术保护点】
一种系统LSI，其特征在于，将逻辑电路、CPU即中央运算处理装置以及存储有上述CPU的程序的程序存储器集成于单一的半导体中，该系统LSI具备：程序擦除单元，擦除存储于上述程序存储器中的内容；和对上述程序擦除单元的执行进行控制的至少两个程序擦除触发端子，上述程序擦除单元基于上述两个程序擦除触发端子的电位来擦除上述程序存储器中存储的程序。

【技术特征摘要】
2012.07.24 JP 2012-1633561.一种系统LSI，其特征在于，将逻辑电路、CPU即中央处理器以及存储有上述CPU的程序的程序存储器集成于一个半导体中，该系统LSI具备：程序擦除单元，具备对程序擦除的执行进行控制的输入部，基于该输入部的电位的变化来执行上述程序存储器的内容的擦除动作；两个程序擦除触发端子，对上述程序擦除单元的执行进行控制，其中一个端子在该系统LSI内部与上述程序擦除单元的上述输入部连接；和短路棒，具备通过为了将该系统LSI装配于印刷布线板而进行的回流焊来进行熔断的特性，使上述两个程序擦除触发端子在该系统LSI的内部短路，通过上述短路棒的熔断，上述两个程序擦除触发端子的短路被解除而成为开路，由此上述程序擦除单元的上述输入部的电位发生变化，上述程序擦除单元执行上述程序存储器的内容的擦除动作来擦除存储在上述程序存储器中的内容。2.根据权利要求1所述的系统LSI，其特征在于，上述两个程序擦除触发端子中的一个端子在上述系统LSI的内部被连接于VDD电位，另一个端子在上述系统LSI内部与接地以及上述程序擦除单元的上述输入部连接。3.根据权利要求1所述的系统LSI，其特征在于，上述程序擦除单元，在上述输入部为VDD电位时不执行程序擦除...

【专利技术属性】
技术研发人员：间仁田祥，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：