倒梯形替代栅极的制作方法技术

本发明专利技术公开了一种倒梯形替代栅极的制作方法，该方法包括：在半导体衬底上依次沉积栅氧化层和多晶硅层，在多晶硅层的表面形成图案化的光阻胶层，图案化光阻胶层所覆盖的区域定义倒梯形替代栅极上表面的宽度；以所述图案化的光阻胶层为掩膜，脉冲式刻蚀所述多晶硅层形成倒梯形替代栅极；所述脉冲式刻蚀源功率的高电平和偏置功率的低电平处于同一脉冲宽度内；或者源功率的低电平和偏置功率的高电平处于同一脉冲宽度内。采用本发明专利技术能够形成理想形状的倒梯形替代栅极。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种，该方法包括：在半导体衬底上依次沉积栅氧化层和多晶硅层，在多晶硅层的表面形成图案化的光阻胶层，图案化光阻胶层所覆盖的区域定义倒梯形替代栅极上表面的宽度；以所述图案化的光阻胶层为掩膜，脉冲式刻蚀所述多晶硅层形成倒梯形替代栅极；所述脉冲式刻蚀源功率的高电平和偏置功率的低电平处于同一脉冲宽度内；或者源功率的低电平和偏置功率的高电平处于同一脉冲宽度内。采用本专利技术能够形成理想形状的倒梯形替代栅极。【专利说明】
本专利技术涉及半导体器件的制作技术，特别涉及一种。
技术介绍
目前，高介电常数绝缘材料和金属栅电极将被用于制造逻辑电路器件。为了控制短沟道效应，更小尺寸器件要求进一步提高栅电极电容。这能够通过不断减薄栅氧化层的厚度而实现，但随之而来的是栅电极漏电流的提升。当二氧化硅作为栅氧化层，厚度低于5.0纳米时，漏电流就变得无法忍受了。解决上述问题的方法就是使用高介电常数绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，将高介电常数绝缘材料与金属栅电极搭配，其栅电极漏电流将减少几个指数量级，而且用金属栅电极取代多晶硅栅电极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。现有技术中金属栅电极的形状有多种，包括垂直(vertical)栅电极、锥形(tapered)栅电极、倒梯形(reversed trapeziform)栅电极。上述形状的栅电极如图1所示。图1中高介电常数绝缘材料作为栅氧化层101，金属栅电极102位于栅氧化层101的上方。垂直栅电极和锥形栅电极与接触孔(CT )的对准窗口都比较小，接触孔位于金属栅电极102的上方，如果栅电极的顶部较窄，则后续制作CT时，CT较难与栅电极对准，也就是说对准窗口较小。而且在后栅极制造工艺中，所述金属栅电极需要在层间介质层中填充，所述形状的金属栅电极上口较小，所以在层间介质层中难以填充，容易在填充的位置出现孔洞(void)。因此，倒梯形栅电极显示出极大的优势，其顶部⑶较大，与CT容易对准，而且顶部较大的CD开口也便于在层间介质层中填充，不会像垂直栅电极或者锥形栅电极那样在填充的位置出现孔洞。但是，现有技术很难精确的控制梯形角度，均匀性差，从而会影响栅电极的开启电压的均匀性与连贯性，使得形成的电路器件具有较差的电性。现有技术利用后栅极工艺制作倒梯形金属栅电极的方法包括以下步骤，下面结合图2a至图2f进行说明。步骤21、请参阅图2a，在半导体衬底200上依次沉积具有高介电常数的栅氧化层201和多晶硅层202。高介电常数的栅氧化层201可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15。步骤22、请参阅图2b，对多晶硅层202进行刻蚀，形成倒梯形替代栅极202’。该步骤中采用恒定的源功率和偏置功率对多晶硅层进行刻蚀。步骤23、请参阅图2c，在倒梯形替代栅极202’的两侧形成侧壁层203，以所述侧壁层203和倒梯形替代栅极202’为掩膜，在半导体衬底200中形成源漏区204。步骤24、请参阅图2d，在半导体衬底200上，未形成有栅氧化层201和倒梯形替代栅极202’的位置沉积层间介质层205，所述层间介质层205经过化学机械研磨(CMP)之后的高度与倒梯形替代栅极202’齐平。步骤25、请参阅图2e，去除倒梯形替代栅极202’。步骤26、请参阅图2f，在去除倒梯形替代栅极202’的位置沉积形成倒梯形金属栅电极206。沉积时该金属栅电极材料还会覆盖层间介质层205的表面,然后通过CMP,对层间介质层205表面上的金属栅电极材料进行抛光，最终形成倒梯形金属栅电极206。其中，作为金属栅电极的材料可以为钛(Ti )、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)中的任意两种或者三种的组合。需要说明的是，形成倒梯形替代栅极是形成倒梯形金属栅电极的关键，上述步骤22中，形成倒梯形替代栅极，采用恒定的源功率和偏置功率进行刻蚀的方法，很难控制形成理想的形状，侧壁比较陡，底部内角一般在90?91度，而且所形成的倒梯形替代栅极的侧壁粗糙度很高，因此使得最终的倒梯形金属栅电极也具有如此的缺陷，从而影响到其工作时的性能。
技术实现思路
有鉴于此，本专利技术提供一种，能够形成理想形状的倒梯形替代栅极。本专利技术的技术方案是这样实现的:一种，该方法包括:在半导体衬底上依次沉积栅氧化层和多晶硅层，在多晶硅层的表面形成图案化的光阻胶层，图案化光阻胶层所覆盖的区域定义倒梯形替代栅极上表面的宽度；以所述图案化的光阻胶层为掩膜，脉冲式刻蚀所述多晶硅层形成倒梯形替代栅极；所述脉冲式刻蚀源功率的高电平和偏置功率的低电平处于同一脉冲宽度内；或者源功率的低电平和偏置功率的高电平处于同一脉冲宽度内。所述脉冲式刻蚀源功率的脉冲波和偏置功率的脉冲波为矩形波，且矩形波的高电平和低电平之间渐变。源功率的范围为300?1500瓦；偏置功率的范围为2000?200瓦。当源功率的高电平和偏置功率的低电平处于同一脉冲宽度，形成各向同性刻蚀，源功率的范围为1000?1500瓦，偏置功率的范围为200?300瓦；当源功率的低电平和偏置功率的高电平处于同一脉冲宽度，形成各向异性刻蚀，源功率的范围为300?800瓦,偏置功率的范围为1500?2000瓦。所述各向同性刻蚀的气体包括含氟类气体；所述各向异性刻蚀的气体包括含氟类气体和氧气，其中氧气的流量为5?10标准立方厘米每分钟。所述脉冲波的周期为0.1?5秒，形成倒梯形替代栅极的脉冲式刻蚀时间为2?100 秒。所述脉冲波的周期为3秒，形成倒梯形替代栅极的脉冲式刻蚀时间为60秒。所述倒梯形替代栅极的底部内角范围为90?93度。从上述方案可以看出，本专利技术对多晶硅层进行刻蚀形成倒梯形替代栅极时，采用脉冲式刻蚀，源功率和偏置功率都是脉冲波，而且源功率高时，偏置功率低，反之，偏置功率高时，源功率低。这样，恰好形成交替变换的各向同性刻蚀和各向异性刻蚀,逐渐打磨替代栅极侧壁，从而使替代栅极达到理想形状。【专利附图】【附图说明】图1为垂直栅电极、锥形栅电极和倒梯形栅电极的结构示意图。图2a至2f为现有技术中利用后栅工艺制作倒梯形金属栅电极的具体过程的结构示意图。图3为本专利技术制作倒梯形替代栅极的方法流程图。图4为本专利技术实施例一源功率和偏置功率的矩形波示意图。图5为本专利技术实施例二源功率和偏置功率的矩形波示意图。图6为现有技术形成的倒梯形替代栅极和本专利技术形成的倒梯形替代栅极比较示意图。【具体实施方式】为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本专利技术作进一步详细说明。本专利技术制作倒梯形替代栅极的方法流程图如图3所示，其包括以下步骤:步骤31、在半导体衬底上依次沉积栅氧化层和多晶硅层，在多晶硅层的表面形成图案化的光阻胶层，图案化光阻胶层所覆盖的区域定义倒梯形替代栅极上表面的宽度；其中，栅氧化层可以为具有高介电常数的栅氧化层，高介电常数的栅氧化层可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15。所述倒梯形替代栅极的高度根据具体制程而定，不同的应用可以有不同的数值，沉积多晶硅层的高度定本文档来自技高网...

【技术保护点】
一种倒梯形替代栅极的制作方法，该方法包括：在半导体衬底上依次沉积栅氧化层和多晶硅层，在多晶硅层的表面形成图案化的光阻胶层，图案化光阻胶层所覆盖的区域定义倒梯形替代栅极上表面的宽度；以所述图案化的光阻胶层为掩膜，脉冲式刻蚀所述多晶硅层形成倒梯形替代栅极；所述脉冲式刻蚀源功率的高电平和偏置功率的低电平处于同一脉冲宽度内；或者源功率的低电平和偏置功率的高电平处于同一脉冲宽度内。

【技术特征摘要】

【专利技术属性】
技术研发人员：王新鹏，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：