本发明专利技术公开了一种太空总线星载探测设备窄带中频收发装置，包括：存储器A（8）、衰减器（2）、功率放大器（12）、时钟分配器（1），还包括：FPGA可编程逻辑控制器（7）。时钟分配器（1）的输入端作为外部时钟信号的输入端，太空总线接口模块（15）接收外部太空总线的信息，并通过频率综合器接口模块（17）将信息发送给数字频率综合器（10）。数字中频回波信号通过信号处理模块（13）后，传递给存储器控制模块A（14）。存储器控制模块A（14）将数据在存储器A（8）中进行缓存后，经由太空总线接口模块（15），发送给外部的太空总线，进行后续的信号处理。本发明专利技术可以广泛地适用于基于太空总线的星载探测设备中。
【技术实现步骤摘要】
一种太空总线星载探测设备窄带中频收发装置
本专利技术涉及一种窄带中频收发装置，特别是一种太空总线星载探测设备窄带中频收发装置。
技术介绍
收发装置是探测设备中最为关键的部件，能够简化探测设备体系结构，缩小探测设备体积。过去的窄带中频收发装置，包括:光电收发模块、FPGA可编程逻辑控制器、存储器A、存储器B、衰减器、带通滤波器、低噪声放大器、单端转差分变压器、模数转换器、数字频率综合器、差分转单端变压器、功率放大器、时钟分配器。其缺陷在于由于星载系统通常采用太空总线作为通信和控制方式，因此过去以光纤通信作为通信和控制方式的窄带中频收发装置并不能应用在星载设备。
技术实现思路
本专利技术的目的在于提供一种太空总线星载探测设备窄带中频收发装置，解决过去窄带中频收发装置无法应用到星载设备中的问题。一种太空总线星载探测设备窄带中频收发装置，包括:存储器A、存储器B、衰减器、低噪声放大器、带通滤波器、单端转差分变压器、模数转换器、数字频率综合器、差分转单端变压器、功率放大器、时钟分配器，还包括=FPGA可编程逻辑控制器；其中，FPGA可编程逻辑控制器，包括:太空总线接口模块、存储器控制模块A、存储器控制模块B、信号处理模块、频率综合器接口模块。衰减器、低噪声放大器、带通滤波器、单端转差分变压器、模数转换器作为接收通道，数字频率综合器、差分转单端变压器、功率放大器作为发射通道。时钟分配器的输入端作为外部时钟信号的输入端，时钟分配器的输出端分别与模数转换器、FPGA可编程逻辑控制器、数字频率综合器的时钟输入端连接；FPGA可编程逻辑控制器的存储器控制模块A与存储器A双向连接；FPGA可编程逻辑控制器的存储器控制模块B与存储器B双向连接；衰减器的输入端作为外部中频回波的输入端；衰减器、低噪声放大器、带通滤波器、单端转差分变压器、模数转换器、FPGA可编程逻辑控制器的信号处理模块顺次串联；FPGA可编程逻辑控制器的信号处理模块的衰减信号输出端与衰减器衰减信号输入端连接；FPGA可编程逻辑控制器的频率综合器接口模块、数字频率综合器、差分转单端变压器、带通滤波器、功率放大器顺次串联；FPGA可编程逻辑控制器的太空总线接口模块作为太空总线星载探测设备窄带中频收发装置的控制端口，太空总线接口模块与外部太空总线双向连接。FPGA可编程逻辑控制器中，信号处理模块的数据输出端与存储器控制模块A的数据输入端连接，存储器控制模块A的数据输出端与太空总线接口模块的数据输入端连接，太空总线接口模块的数据输出端与存储器控制模块B的数据输入端连接，存储器控制模块B的数据输出端与频率综合器接口模块的数据输入端连接，太空总线接口模块的控制信号输出端分别与信号处理模块的控制信号输入端和频率综合器接口模块的控制信号输入端连接。FPGA可编程逻辑控制器中，太空总线接口模块用于与外部太空总线进行互联及数据交换；信号处理模块转发太空总线接口模块传递的衰减器控制码，并对数字化的中频回波进行初步信号处理，即进行数字正交下变频、数字滤波、数据抽取、通道校正，再将处理后的数据传递给存储器控制模块A ;存储器控制模块A用于控制存储器A完成数据的缓存，即将完成信号处理后的数据写入存储器A中进行缓存，再将数据取出，发送给太空总线接口模块的发送端，由太空总线接口模块发送给外部太空总线；存储器控制模块B用于控制存储器B完成数据的缓存，即将太空总线接口模块接收端输出的1、Q两路基带数据写入存储器B中缓存，再依据预设时序将数据取出，发送给频率综合器接口模块；频率综合器接口模块接收存储器控制模块B传递的1、Q两路基带数据，将数据同步后发送给数字频率综合器，同时频率综合器接口模块将太空总线接口模块传递的频率、幅度、相位信息转发给数字频率综合器。太空总线星载探测设备窄带中频收发装置加电，并且太空总线接口模块与外部太空总线接口顺利完成连接后，时钟分配器接收外部时钟信号，将时钟信号分别传递给模数转换器、FPGA可编程逻辑控制器、数字频率综合器，作为控制时钟使用。太空总线接口模块接收外部太空总线下发的频率、幅度、相位控制信息，并通过频率综合器接口模块将频率、幅度、相位控制信息发送给数字频率综合器；太空总线接口模块接收外部太空总线下发的衰减控制信息，并将衰减控制信息通过信号处理模块发送给衰减器；太空总线接口模块接收外部太空总线下发的1、Q两路基带数据，将1、Q两路基带数据通过存储器控制模块B写入存储器B中进行缓存，然后将1、Q两路基带数据通过存储器控制模块B从存储器B中取出，经过频率综合器接口模块，发送给数字频率综合器。数字频率综合器生成差分的模拟基带信号，差分的模拟基带信号通过差分转单端变压器转换为单端的模拟基带信号，再依次通过带通滤波器、功率放大器后，作为最终的中频发射信号输出。中频回波依次通过衰减器、低噪声放大器、带通滤波器、单端转差分变压器、模数转换器后，成为数字中频回波信号，数字中频回波信号通过信号处理模块，完成数字正交下变频、数字滤波、数据抽取、通道校正后，传递给存储器控制模块A。存储器控制模块A将数据在存储器A中进行缓存后，经由太空总线接口模块，发送给外部的太空总线，进行后续的信号处理。本专利技术可以用于完成星载探测系统的中频信号产生、接收任务，将基带波形数据通过太空总线传送至设备缓存中，然后按照预设时序输出，同时可以接收中频回波，处理后通过太空总线传递给信号处理系统。本专利技术可以广泛地适用于基于太空总线的星载探测设备中。【附图说明】图1 一种太空总线星载探测设备窄带中频收发装置的结构示意图。1.时钟分配器 2.衰减器 3.低噪声放大器 4.带通滤波器 5.单端转差分变压器 6.模数转换器 7.FPGA可编程逻辑控制器 8.存储器A 9.存储器B 10.数字频率综合器 11.差分转单端变压器 12.功率放大器 13.信号处理模块 14.存储器控制模块A 15.太空总线接口模块 16.存储器控制模块B17.频率综合器接口模块。【具体实施方式】一种太空总线星载探测设备窄带中频收发装置，包括:存储器AS、存储器B9、衰减器2、低噪声放大器3、带通滤波器4、单端转差分变压器5、模数转换器6、数字频率综合器10、差分转单端变压器11、功率放大器12、时钟分配器1，还包括:FPGA可编程逻辑控制器7 ;其中，FPGA可编程逻辑控制器7，包括:太空总线接口模块15、存储器控制模块A14、存储器控制模块B16、信号处理模块13、频率综合器接口模块17。衰减器2、低噪声放大器3、带通滤波器4、单端转差分变压器5、模数转换器6作为接收通道，数字频率综合器10、差分转单端变压器11、功率放大器12作为发射通道。时钟分配器I的输入端作为外部时钟信号的输入端，时钟分配器I的输出端分别与模数转换器6、FPGA可编程逻辑控制器7、数字频率综合器10的时钟输入端连接；FPGA可编程逻辑控制器7的存储器控制模块A14与存储器A8双向连接；FPGA可编程逻辑控制器7的存储器控制模块B16与存储器B9双向连接；衰减器2的输入端作为外部中频回波的输入端；衰减器2、低噪声放大器3、带通滤波器4、单端转差分变压器5、模数转换器6、FPGA可编程逻辑控制器7的信号处理模块13顺次串联；FPGA可编程逻辑控制器7的信号处本文档来自技高网...
【技术保护点】
一种太空总线星载探测设备窄带中频收发装置，包括：存储器A（8）、存储器B（9）、衰减器（2）、低噪声放大器（3）、带通滤波器（4）、单端转差分变压器（5）、模数转换器（6）、数字频率综合器（10）、差分转单端变压器（11）、功率放大器（12）、时钟分配器（1），其特征在于还包括：FPGA可编程逻辑控制器（7）；其中，FPGA可编程逻辑控制器（7），包括：太空总线接口模块（15）、存储器控制模块A（14）、存储器控制模块B（16）、信号处理模块（13）、频率综合器接口模块（17）；衰减器（2）、低噪声放大器（3）、带通滤波器（4）、单端转差分变压器（5）、模数转换器（6）作为接收通道，数字频率综合器（10）、差分转单端变压器（11）、功率放大器（12）作为发射通道；时钟分配器（1）的输入端作为外部时钟信号的输入端，时钟分配器（1）的输出端分别与模数转换器（6）、FPGA可编程逻辑控制器（7）、数字频率综合器（10）的时钟输入端连接；FPGA可编程逻辑控制器（7）的存储器控制模块A（14）与存储器A（8）双向连接；FPGA可编程逻辑控制器（7）的存储器控制模块B（16）与存储器B（9）双向连接；衰减器（2）的输入端作为外部中频回波的输入端；衰减器（2）、低噪声放大器（3）、带通滤波器（4）、单端转差分变压器（5）、模数转换器（6）、FPGA可编程逻辑控制器（7）的信号处理模块（13）顺次串联；FPGA可编程逻辑控制器（7）的信号处理模块（13）的衰减信号输出端与衰减器（2）衰减信号输入端连接；FPGA可编程逻辑控制器（7）的频率综合器接口模块（17）、数字频率综合器（10）、差分转单端变压器（11）、带通滤波器（4）、功率放大器（12）顺次串联；FPGA可编程逻辑控制器（7）的太空总线接口模块（15）作为太空总线星载探测设备窄带中频收发装置的控制端口，太空总线接口模块（15）与外部太空总线双向连接；FPGA可编程逻辑控制器（7）中，信号处理模块（13）的数据输出端与存储器控制模块A（14）的数据输入端连接，存储器控制模块A（14）的数据输出端与太空总线接口模块（15）的数据输入端连接，太空总线接口模块（15）的数据输出端与存储器控制模块B（16）的数据输入端连接，存储器控制模块B（16）的数据输出端与频率综合器接口模块（17）的数据输入端连接，太空总线接口模块（15）的控制信号输出端分别与信号处理模块（13）的控制信号输入端和频率综合器接口模块（17）的控制信号输入端连接；FPGA可编程逻辑控制器（7）中，太空总线接口模块（15）用于与外部太空总线进行互联及数据交换；信号处理模块（13）转发太空总线接口模块（15）传递的衰减器（2）控制码，并对数字化的中频回波进行初步信号处理，即进行数字正交下变频、数字滤波、数据抽取、通道校正，再将处理后的数据传递给存储器控制模块A（14）；存储器控制模块A（14）用于控制存储器A（8）完成数据的缓存，即将完成信号处理后的数据写入存储器A（8）中进行缓存，再将数据取出，发送给太空总线接口模块（15）的发送端，由太空总线接口模块（15）发送给外部太空总线；存储器控制模块B（16）用于控制存储器B（9）完成数据的缓存，即将太空总线接口模块（15）接收端输出的I、Q两路基带数据写入存储器B（9）中缓存，再依据预设时序将数据取出，发送给频率综合器接口模块（17）；频率综合器接口模块（17）接收存储器控制模块B（16）传递的I、Q两路基带数据，将数据同步后发送给数字频率综合器（10），同时频率综合器接口模块（17）将太空总线接口模块（15）传递的频率、幅度、相位信息转发给数字频率综合器（10）；太空总线星载探测设备窄带中频收发装置加电，并且太空总线接口模块（15）与外部太空总线接口顺利完成连接后，时钟分配器（1）接收外部时钟信号，将时钟信号分别传递给模数转换器（6）、FPGA可编程逻辑控制器（7）、数字频率综合器（10），作为控制时钟使用；太空总线接口模块（15）接收外部太空总线下发的频率、幅度、相位控制信息，并通过频率综合器接口模块（17）将频率、幅度、相位控制信息发送给数字频率综合器（10）；太空总线接口模块（15）接收外部太空总线下发的衰减控制信息，并将衰减控制信息通过信号处理模块（13）发送给衰减器（2）；太空总线接口模块（15）接收外部太空总线下发的I、Q两路基带数据，将I、Q两路基带数据通过存储器控制模块B（16）写入存储器B（9）中进行缓存，然后将I、Q两路基带数据通过存储器控制模块B（16）从存储器B（9）中取出，经过频率综合器接口模块（17），发送给数字频率综合器（10）；数字频率综合器（10）生成差分的模拟基带信号，差分的模拟基带信号通过差分转单端变压器（11）转换为单端的模拟基带信号...
【技术特征摘要】
1.一种太空总线星载探测设备窄带中频收发装置，包括:存储器A (8)、存储器B (9)、衰减器(2)、低噪声放大器(3)、带通滤波器(4)、单端转差分变压器(5)、模数转换器(6)、数字频率综合器(10)、差分转单端变压器(11)、功率放大器(12)、时钟分配器(1)，其特征在于还包括:FPGA可编程逻辑控制器(7);其中，FPGA可编程逻辑控制器(7)，包括:太空总线接口模块(15)、存储器控制模块A (14)、存储器控制模块B (16),信号处理模块(13)、频率综合器接口模块(17);衰减器(2)、低噪声放大器(3)、带通滤波器(4)、单端转差分变压器(5)、模数转换器(6)作为接收通道，数字频率综合器(10)、差分转单端变压器(11)、功率放大器(12)作为发射通道； 时钟分配器(I)的输入端作为外部时钟信号的输入端，时钟分配器(I)的输出端分别与模数转换器(6)、FPGA可编程逻辑控制器(7)、数字频率综合器(10)的时钟输入端连接；FPGA可编程逻辑控制器(7)的存储器控制模块A (14)与存储器A (8)双向连接；FPGA可编程逻辑控制器(7)的存储器控制模块B (16)与存储器B (9)双向连接；衰减器(2)的输入端作为外部中频回波的输入端；衰减器(2)、低噪声放大器(3)、带通滤波器(4)、单端转差分变压器(5)、模数转换器(6)、FPGA可编程逻辑控制器(7)的信号处理模块(13)顺次串联；FPGA可编程逻辑控制器(7)的信号处理模块(13)的衰减信号输出端与衰减器(2)衰减信号输入端连接；FPGA可编程逻辑控制器(7)的频率综合器接口模块(17)、数字频率综合器(10)、差分转单端变压器(11)、带通滤波器(4)、功率放大器(12)顺次串联；FPGA可编程逻辑控制器(7)的太空总线接口模块(15)作为太空总线星载探测设备窄带中频收发装置的控制端口，太空总线接口模块(15)与外部太空总线双向连接；FPGA可编程逻辑控制器(7)中，信号处理模块(13)的数据输出端与存储器控制模块A (14)的数据输入端连接，存储器控制模块A (14)的数据输出端与太空总线接口模块(15)的数据输入端连接，太空总线接口模块(15)的数据输出端与存储器控制模块B (16)的数据输入端连接，存储器控制模块B (16)的数据输出端与频率综合器接口模块(17)的数据输入端连接，太空总线接口模块(15)的控制信号输出端分别与信号处理模块(13)的控制信号输入端和频率综合器接口模块(17)的控制信号输入端连接； FPGA可编程逻辑控制器(7)中，太空总线接口模块(15)用于与外部太空总线进行互联及数据交换；信号处理模块(13)转发太空总线...
【专利技术属性】
技术研发人员：陈利彬，吴来萍，栾凤虎，
申请(专利权)人：北京无线电测量研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。