本发明专利技术提供了一种数据存储电路，其包括：主卡、同步串行外设接口以及分别与所述主卡和所述同步串行外设接口相连接的静态随机存取存储器和闪存存储器。所述静态随机存取存储器与所述闪存存储器并联连接于所述数据存储电路中，从而主卡在每次进行数据抄读时，可先将数据保存在读写速度很快的静态随机存取存储器中，在数据抄读完成后，需要存储时，再按照闪存存储器地址将数据及数据的发生时间依次存储到闪存存储器中，这样不仅能够满足读写速度快且及时存储有效数据的需求，同时还能达到存储容量大且查询方便的目的。
【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种数据存储电路，其包括：主卡、同步串行外设接口以及分别与所述主卡和所述同步串行外设接口相连接的静态随机存取存储器和闪存存储器。所述静态随机存取存储器与所述闪存存储器并联连接于所述数据存储电路中，从而主卡在每次进行数据抄读时，可先将数据保存在读写速度很快的静态随机存取存储器中，在数据抄读完成后，需要存储时，再按照闪存存储器地址将数据及数据的发生时间依次存储到闪存存储器中，这样不仅能够满足读写速度快且及时存储有效数据的需求，同时还能达到存储容量大且查询方便的目的。【专利说明】数据存储电路
本专利技术涉及一种存储电路，尤其涉及一种对电表数据进行存储的数据存储电路。
技术介绍
CPU主卡是机架式多功能电表的重要组成部分，主要完成对电表子卡的电量及实时数据的采集，按照规定协议向通讯主站进行数据传输，并支持主站数据的实时查询。CPU主卡存储的数据分实时一类数据及曲线二类数据，一类数据包括终端抄读的电表电量当前值及功率电压电流等实时数据，终端只保存最后一次的数据；二类数据包括按设置冻结、间隔冻结保存的各曲线数据，需记录不同时刻产生的各种电表数据。二类数据同时保存多天的数据，保存二类数据时需要同时保存发生数据时的时间，以方便主站查询数据时进行查找。对于多功能电表，需要存储并便于查找大量的二类曲线数据。终端安装设置有冻结间隔来存储二类曲线数据，冻结间隔按规约可设为15、30或60分钟。若按15分钟的冻结间隔计算，则每天要存储96个时间点的历史数据。即终端不仅要记录二类曲线数据，同时还要记录每天96个时间点发生的电表数据的存储位置，以方便数据查询。但现有的数据存储电路，不能在读写速度快、及时存储有效数据的同时，满足存储容量大且查询方便的需求。有鉴于此，有必要对现有的数据存储电路予以改进，以满足上述需求。
技术实现思路
本专利技术的目的在于提供一种能够同时满足读写速度快、及时存储有效数据，存储容量大且查询方便的数据存储电路。为实现上述专利技术目的，本专利技术的一种数据存储电路，其包括:主卡、同步串行外设接口以及分别与所述主卡和所述同步串行外设接口相连接的静态随机存取存储器和闪存存储器，所述静态随机存取存储器与所述闪存存储器并联连接于所述数据存储电路中。作为本专利技术的进一步改进，所述主卡与所述静态随机存取存储器和所述闪存存储器之间分别连接有主机输出/从机输入数据线、主机输入/从机输出数据线、串行时钟线以及复位线。作为本专利技术的进一步改进，所述同步串行外设接口与所述静态随机存取存储器和所述闪存存储器之间还连接有一集成电路，所述集成电路将所述同步串行外设接口信息转换成相应的片选信号并分别传送至所述静态随机存取存储器和所述闪存存储器。作为本专利技术的进一步改进，所述集成电路为2-4译码器。作为本专利技术的进一步改进，所述静态随机存取存储器上设有用以与配备电池相连接的接口，以保证数据掉电不丢失。作为本专利技术的进一步改进，所述闪存存储器为NOR FLASH存储器。与现有技术相比，本专利技术的优势在于:本专利技术的数据存储电路通过设有静态随机存取存储器和闪存存储器，从而主卡在每次进行数据抄读时，可先将数据保存在读写速度很快的静态随机存取存储器中，在数据抄读完成后，需要存储时，再按照闪存存储器地址将数据及数据的发生时间依次存储到闪存存储器中，这样不仅能够满足读写速度快且及时存储有效数据的需求，同时还能达到存储容量大且查询方便的目的。【专利附图】【附图说明】图1是本专利技术的数据存储电路的原理图。【具体实施方式】为了使本专利技术的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本专利技术进行详细描述。如图1所示，本专利技术的数据存储电路100用以完成对电表子卡(未图示)的电量和实时数据的采集及存储。所述数据存储电路100包括主卡10、同步串行外设接口 20以及分别与所述主卡10和所述同步串行外设接口 20相连接的静态随机存取存储器30和闪存存储器40。所述静态随机存取存储器30与所述闪存存储器40并联连接于所述数据存储电路100 中。本实施方式中，所述主卡10为CPU主卡，所述同步串行外设接口 20为SPI接口，所述静态随机存取存储器30为SRAM存储器，所述闪存存储器40为FLASH存储器中的NORFLASH存储器。所述CPU主卡10与所述SRAM存储器30和所述NOR FLASH存储器40之间分别连接有主机输出/从机输入数据线(M0SI)、主机输入/从机输出数据线(M0S0)、串行时钟线(SCLK)以及复位线(/RESET)。所述SRAM存储器30上设有用以与配备电池相连接的接口(VCC),以保证数据掉电不丢失。所述SPI接口 20与所述SRAM存储器30和所述NOR FLASH存储器40之间还连接有一集成电路50，所述集成电路50将所述SPI接口信息转换成相应的片选信号(/CS)并分别传送至所述SRAM存储器30和所述NOR FLASH存储器40中。本实施方式中，所述集成电路50为2-4译码器。本专利技术的数据存储电路100在运行时，首先，CPU主卡10对电表子卡上的电量数据进行抄读，并通过所述MOSI数据线及时保存到所述SRAM存储器30中；待数据抄读完成后，若需要对数据进行存储，则CPU主卡10将对应的FLASH地址通过MOSI数据线传送至所述NOR FLASH存储器40中，从而可将所述SRAM存储器30中的数据按照FLASH地址依次存储到所述NOR FLASH存储器40中。本实施方式中，所述NOR FLASH存储器40在存储数据时还一并存储了数据的发生时间，以方便通讯主站查询数据时进行查找。另外，若需要对多个时间点的电表子卡的电量数据进行采集并存储，则本专利技术数据存储电路100中的CPU主卡10，通过所述SCLK时钟线将时钟信号分别传送至所述SRAM存储器30和所述NOR FLASH存储器40中，从而控制所述SRAM存储器30和所述NOR FLASH存储器40对电表子卡的电量数据进行多次采集和存储。本实施方式中，所述NOR FLASH存储器40在存储多个数据时还一并记录了多个数据的存储位置，以方便通讯主站查询数据时进行查找。综上所述，本专利技术的数据存储电路100通过设有SRAM存储器30和NOR FLASH存储器40，从而CPU主卡10在每次进行数据抄读时，可先将数据保存在读写速度很快的SRAM存储器30中；在数据抄读完成后，需要存储时，再按照FLASH地址将数据及数据的发生时间依次存储到NOR FLASH存储器40中，这样不仅能够满足读写速度快且及时存储有效数据的需求，同时还能达到存储容量大且查询方便的目的。以上实施例仅用以说明本专利技术的技术方案而非限制，尽管参照较佳实施例对本专利技术进行了详细说明，本领域的普通技术人员应当理解，可以对本专利技术的技术方案进行修改或者等同替换，而不脱离本专利技术技术方案的精神和范围。【权利要求】1.一种数据存储电路，其特征在于，所述数据存储电路包括:主卡、同步串行外设接口以及分别与所述主卡和所述同步串行外设接口相连接的静态随机存取存储器和闪存存储器，所述静态随机存取存储器与所述闪存存储器并联连接于所述数据存储电路中。2.根据权利要求1所述的数据存储电路，其特征在于:所述主卡与所述静态随机存取存储器和所述闪存存储器本文档来自技高网...
【技术保护点】
一种数据存储电路，其特征在于，所述数据存储电路包括：主卡、同步串行外设接口以及分别与所述主卡和所述同步串行外设接口相连接的静态随机存取存储器和闪存存储器，所述静态随机存取存储器与所述闪存存储器并联连接于所述数据存储电路中。
【技术特征摘要】
【专利技术属性】
技术研发人员：邓洪波，
申请(专利权)人：苏州工业园区新宏博通讯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。