移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开一种移位寄存器单元、栅极驱动电路及显示装置，用以实现一种信号输出阶段下拉时间较短、像素充电时间较长的移位寄存器单元。所述移位寄存器单元包括：充电模块、上拉模块、复位模块、第一下拉模块和第二下拉模块；所述第一下拉模块的一端与所述上拉节点相连，另一端与所述移位寄存器单元的输出端相连；所述第二下拉模块与所述移位寄存器单元的输出端相连；所述第一下拉模块和第二下拉模块分别用于在所述复位模块复位的同时对所述移位寄存器单元输出端的电平拉低。

【技术实现步骤摘要】
【专利摘要】本专利技术公开一种移位寄存器单元、栅极驱动电路及显示装置，用以实现一种信号输出阶段下拉时间较短、像素充电时间较长的移位寄存器单元。所述移位寄存器单元包括：充电模块、上拉模块、复位模块、第一下拉模块和第二下拉模块；所述第一下拉模块的一端与所述上拉节点相连，另一端与所述移位寄存器单元的输出端相连；所述第二下拉模块与所述移位寄存器单元的输出端相连；所述第一下拉模块和第二下拉模块分别用于在所述复位模块复位的同时对所述移位寄存器单元输出端的电平拉低。【专利说明】移位寄存器单元、栅极驱动电路及显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器单元、栅极驱动电路和显示>J-U ρ?α装直。
技术介绍
阵列基板行驱动(Gate Driver on Array, GOA)的技术是近年来广泛应用到具备超薄节能等特点，例如超薄平板显示器、手机等产品上。GOA技术将栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉栅极驱动集成电路部分，其不仅可以从材料成本和制作工艺两方面降低产品成本，而且显示面板可以做到两边对称和窄边框的美观设计。同时由于可以省去栅线Gate方向绑定Bonding的工艺,对产能和良率提升也较有利。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。另外在目前移动Mobile产品的设计中，双向扫描的GOA电路已经成为客户需求的重点。双向扫描的移位寄存器单元包括若干个级联连接的移位寄存器单元，各移位寄存器单元的输出端与各栅线一一对应相连，除第一级移位寄存器单元和最后一级移位寄存器单元外的每一移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连。随着小尺寸显示器(例如手机)的分辨率越来越高，显示屏上每英寸设置的像素数目也增加(即PPI增加)，目前超过400PPI甚至500PPI的产品已经问世，超窄边框是所述高PPI产品的硬性要求。这就要求移位寄存器单元的结构在满足要求的前提下尽量简单。现有移位寄存器单元的结构相对较复杂，各移位寄存器单元中的薄膜晶体管尤其是下拉控制模块中的薄膜晶体管，为了满足高功耗信号源的需求，其面积相对较大，占用显示产品的空间也较大，不适合应用于超窄边框显示产品的移位寄存器单元。
技术实现思路
本专利技术实施例提供了一种移位寄存器单元、栅极驱动电路及显示装置，用以实现一种信号输出阶段下拉时间较短、像素充电时间较长的移位寄存器单元。本专利技术实施例提供的移位寄存器单元，包括:充电模块、上拉模块、复位模块、第一下拉控制模块、第一下拉模块和第二下拉模块；所述充电模块的一端与移位寄存器单元的输入端相连，另一端与上拉节点相连，用于在输入端输入信号的控制下为上拉节点充电，所述上拉节点为所述充电模块与所述上拉模块的连接点；所述上拉模块的第一端与第一时钟信号的输出端相连，第二端与移位寄存器单元的输出端相连，第三端与所述上拉节点相连，所述上拉模块用于在所述上拉节点和第一时钟信号的控制下将所述移位寄存器单元的输出端的电平拉高；所述复位模块的一端与复位信号的输出端相连，另一端与所述上拉节点相连，用于在复位信号的控制下对所述上拉节点进行复位；所述第一下拉控制模块的一端与所述上拉节点相连，另一端与下拉节点相连，用于在所述上拉节点的控制下将所述下拉节点的电位拉低，所述下拉节点为第一下拉控制模块与第一下拉模块的连接点；所述第一下拉模块的第一端与所述下拉节点相连，第二端与所述上拉节点相连，第三端与所述移位寄存器单元的输出端相连，用于在所述下拉节点的控制下将所述上拉节点和移位寄存器单元输出端的电平拉低；所述第二下拉模块的一端与第二时钟信号的输出端相连，另一端与所述移位寄存器单元的输出端相连，用于在所述第二时钟信号的控制下对所述移位寄存器单元输出端的电平拉低。为了使得输出端Output的电平快速下拉，所述移位寄存器单元通过第一拉模块和第二下拉模块同时对所述移位寄存器单元的输出端的电平拉低，降低了输出信号的下拉时间Tf，增加了像素充电时间。较佳地，所述第一下拉控制模块包括:第五开关晶体管和第六开关晶体管；其中，所述第五开关晶体管的漏极与下拉节点相连，源极和栅极同时与直流高电平信号的输出端相连；所述第六开关晶体管的栅极与所述上拉节点相连，源极与所述下拉节点相连，漏极与直流低电平信号的输出端相连。较佳地，所述第一下拉模块包括:第七开关晶体管和第八开关晶体管；所述第七开关晶体管的栅极与所述下拉节点相连，源极与所述移位寄存器单元的输出端相连，漏极与所述直流低电平信号的输出端相连；所述第八开关晶体管的栅极与所述下拉节点相连，源极与所述上拉节点相连，漏极与所述直流低电平信号的输出端相连。较佳地，所述第二下拉模块包括第四开关晶体管，所述第四开关晶体管的栅极与第二时钟信号的输出端相连，源极与所述移位寄存器单元的输出端相连，漏极与所述直流低电平信号的输出端相连；所述第二时钟信号的相位与所述第一时钟信号的相位相反，且所述第二时钟信号的输出信号的占空比为15%-30%。较佳地,本专利技术实施例提供一种结构简单的充电模块，所述充电模块包括第一开关晶体管，所述第一开关晶体管的源极与第一参考电压源相连，栅极与移位寄存器单元的输入端相连，漏极与所述上拉节点相连。较佳地，本专利技术实施例提供一种结构简单的上拉模块，所述上拉模块包括第三开关晶体管和电容；所述第三开关晶体管的栅极与所述电容的一端相连，漏极与所述电容的另一端相连，源极与所述第一时钟信号的输出端相连；所述电容与所述第三开关晶体管的栅极相连的一端还与所述上拉节点相连。较佳地，本专利技术实施例提供一种结构简单的复位模块，所述复位模块包括第二开关晶体管，所述第二开关晶体管的栅极与复位信号的输出端相连，源极与所述上拉节点相连，漏极与第二参考电压源相连。较佳地，为了保证正反向扫描输出到栅线的信号大小的一致性，所述第一开关晶体管和所述第二开关晶体管的结构和尺寸完全相等。较佳地，所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管和第八开关晶体管为非晶硅薄膜晶体管，非晶硅薄膜晶体管的制作过程简单，容易节约产品的制作工艺流程且产生条件较低。本专利技术实施例提供一种栅极驱动电路，包括多个上述移位寄存器单元；各移位寄存器单元的输出端与各栅线一一对应相连，除第一级移位寄存器单元和最后一级移位寄存器单元外的每一移位寄存器单元的输出端与下一级移位寄存器单元的输入端相连。所述栅极驱动电路的结构简单，占用面积较小，能够实现一种更加简化的栅极驱动电路。本专利技术实施例提供一种显示装置，包括所述栅极驱动电路，该显示装置为边框更窄的显示装置。本专利技术实施例提供的移位寄存器单元，包括:充电模块、上拉模块、复位模块和、第一下拉模块和第二下拉模块；所述第一下拉模块和第二下拉模块同时对移位寄存器单元的输出端电平进行下拉，降低了输出端的下拉时间。【专利附图】【附图说明】图1为本专利技术实施例提供的移位寄存器单元结构示意图之一；图2为本专利技术实施例提供的移位寄存器单元结构示意图之二 ；图3为本专利技术实施例提供的移位寄存器单元结构示意图之三；图4为本专利技术实施例提供的移位寄存器单元结构示意图之四；图5为本专利技术实施例提供的移位寄本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：充电模块、上拉模块、复位模块、第一下拉控制模块、第一下拉模块和第二下拉模块；所述充电模块的一端与移位寄存器单元的输入端相连，另一端与上拉节点相连，用于在输入端输入信号的控制下为上拉节点充电，所述上拉节点为所述充电模块与所述上拉模块的连接点；所述上拉模块的第一端与第一时钟信号的输出端相连，第二端与移位寄存器单元的输出端相连，第三端与所述上拉节点相连，所述上拉模块用于在所述上拉节点和第一时钟信号的控制下将所述移位寄存器单元的输出端的电平拉高；所述复位模块的一端与复位信号的输出端相连，另一端与所述上拉节点相连，用于在复位信号的控制下对所述上拉节点进行复位；所述第一下拉控制模块的一端与所述上拉节点相连，另一端与下拉节点相连，用于在所述上拉节点的控制下将所述下拉节点的电位拉低，所述下拉节点为第一下拉控制模块与第一下拉模块的连接点；所述第一下拉模块的第一端与所述下拉节点相连，第二端与所述上拉节点相连，第三端与所述移位寄存器单元的输出端相连，用于在所述下拉节点的控制下将所述上拉节点和移位寄存器单元输出端的电平拉低；所述第二下拉模块的一端与第二时钟信号的输出端相连，另一端与所述移位寄存器单元的输出端相连，用于在所述第二时钟信号的控制下对所述移位寄存器单元输出端的电平拉低。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王世君，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：